比較完善的CRC編碼VerilogHDl描述
標(biāo)簽： VerilogHDl CRC 比較 編碼
上傳時(shí)間： 2015-06-24
上傳用戶：wangdean1101
帶音樂(lè)功能的跑表VerilogHDl描述
標(biāo)簽： VerilogHDl 跑表
上傳用戶：lizhen9880
各種門(mén)電路模型的VerilogHDl描述
標(biāo)簽： VerilogHDl 門(mén)電路 模型
上傳時(shí)間： 2014-02-16
上傳用戶：lifangyuan12
各種解碼譯碼電路模型的VerilogHDl描述
標(biāo)簽： VerilogHDl 解碼 模型 譯碼電路
上傳用戶：q123321
精通VerilogHDl：IC設(shè)計(jì)核心技術(shù)實(shí)例詳解
標(biāo)簽： VerilogHDl IC設(shè)計(jì) 核心技術(shù)
上傳時(shí)間： 2014-11-15
上傳用戶：海陸空653
VerilogHDl.自動(dòng)增益控制模塊中產(chǎn)生控制電壓的部分
標(biāo)簽： VerilogHDl 自動(dòng)增益 控制模塊 分
上傳時(shí)間： 2015-07-08
上傳用戶：牛布牛
FPGA EP2C5 VGA 使用VerilogHDl
標(biāo)簽： VerilogHDl EP2C5 FPGA VGA
上傳時(shí)間： 2015-07-13
上傳用戶：jennyzai
用VerilogHDl編寫(xiě)的，一個(gè)占空比為50％的6分頻電路
標(biāo)簽： VerilogHDl 編寫(xiě)
上傳時(shí)間： 2014-01-08
上傳用戶：lixinxiang
一個(gè)用VerilogHDl語(yǔ)言編寫(xiě)的多路解復(fù)用器
標(biāo)簽： VerilogHDl 語(yǔ)言 編寫(xiě) 多路
上傳時(shí)間： 2013-12-16
上傳用戶：yph853211
一個(gè)用VerilogHDl語(yǔ)言編寫(xiě)的模6的二進(jìn)制計(jì)數(shù)器
標(biāo)簽： VerilogHDl 語(yǔ)言 編寫(xiě) 模
上傳時(shí)間： 2015-07-22
上傳用戶：sjyy1001
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
