viterbi的FPGA實(shí)現(xiàn)，南京理工大學(xué)的一篇碩士論文，很有參考價值。文件為.nh類型。
標(biāo)簽： viterbi FPGA
上傳時間： 2013-08-20
上傳用戶：molo
一個很好的對不同F(xiàn)PGA時芯片的選擇資料,對你的設(shè)計(jì)很有幫助
標(biāo)簽： FPGA 芯片
上傳用戶：maricle
基于FPGA技術(shù)的存儲器設(shè)計(jì)及其應(yīng)用 原理詳細(xì)！！！1
標(biāo)簽： FPGA 存儲器
上傳用戶：chukeey
cy68013與fpga接口的veriloghdl設(shè)計(jì)
標(biāo)簽： veriloghdl 68013 fpga cy
上傳用戶：AbuGe
基于FPGA的PCI接口源代碼及Testbenc
標(biāo)簽： Testbenc FPGA PCI 接口
上傳用戶：sun_pro12580
自己做的FPGA下的頻率計(jì)模塊化設(shè)計(jì) 附有完整的程序和仿真圖紙
標(biāo)簽： FPGA 頻率計(jì) 模塊化設(shè)計(jì) 仿真
上傳用戶：wanqunsheng
介紹了3DES加密算法的原理并詳盡描述了該算法的FPGA設(shè)計(jì)實(shí)現(xiàn)。采用了狀態(tài)機(jī)和流水線技術(shù)，使得在面積和速度上達(dá)到最佳優(yōu)化；添加了輸入和輸出接口的設(shè)計(jì)以增強(qiáng)該算法應(yīng)用的靈活性。各模塊均用硬件描述語言實(shí)現(xiàn)，最終下載到FPGA芯片Stratix EP1S25F780C5中。
標(biāo)簽： 3DES FPGA 加密算法 算法
上傳用戶：HGH77P99
FPGA視頻控制器設(shè)計(jì),FED驅(qū)動控制系統(tǒng)的研制與FPGA設(shè)計(jì)\r\n
標(biāo)簽： FPGA FED 視頻 制器設(shè)計(jì)
上傳用戶：阿四AIR
CPLD/FPGA學(xué)習(xí)與應(yīng)用，學(xué)習(xí)可編程邏輯的好書籍。
標(biāo)簽： CPLD FPGA
上傳用戶：幾何公差
FPGA 在無刷直流電機(jī)控制中的應(yīng)用，學(xué)習(xí)應(yīng)用有參考價值
標(biāo)簽： FPGA 無刷直流 中的應(yīng)用 電機(jī)控制
上傳用戶：段璇琮*
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
