xilinx完成一個(gè)模擬的十字路口交通信號(hào)燈，主干道上的綠燈時(shí)間為30s，支干道的綠燈時(shí)間為30s，且交通燈從綠變紅時(shí)，有6s黃燈亮的時(shí)間間隔。當(dāng)然每種狀態(tài)的倒計(jì)時(shí)的時(shí)間值應(yīng)顯示到LED數(shù)碼管上。
標(biāo)簽： xilinx 模擬 十字路口 交通信號(hào)燈
上傳時(shí)間： 2014-01-05
上傳用戶：love_stanford
xilinx實(shí)現(xiàn)4位頻率計(jì)，可測(cè)量從1HZ到9999HZ的頻率信號(hào)，并將被測(cè)的信號(hào)頻率輸出顯示到實(shí)驗(yàn)儀的數(shù)碼管上。
上傳時(shí)間： 2016-03-01
上傳用戶：pinksun9
xilinx設(shè)計(jì)并完成一個(gè)10位的D/F轉(zhuǎn)換器，輸入的數(shù)字量分別由按鍵K1,K2來(lái)調(diào)節(jié)，其中K1完成加1功能，而K2則完成減1功能，并把轉(zhuǎn)換的結(jié)構(gòu)西哦女冠到BUZZ蜂鳴器上。
標(biāo)簽： xilinx 轉(zhuǎn)換器
上傳時(shí)間： 2013-12-08
上傳用戶：yoleeson
利用xilinx實(shí)現(xiàn)一個(gè)簡(jiǎn)易的電子琴。簡(jiǎn)譜中的音名與頻率一一對(duì)應(yīng)。
上傳時(shí)間： 2013-12-28
上傳用戶：tianyi223
在ISE下用verilog開(kāi)發(fā)的16位進(jìn)位現(xiàn)行加法器
標(biāo)簽： verilog ISE 進(jìn)位 加法器
上傳時(shí)間： 2013-12-17
上傳用戶：維子哥哥
在ISE環(huán)境下用VHDL寫(xiě)的8*9FIFO
標(biāo)簽： FIFO VHDL ISE 環(huán)境
上傳時(shí)間： 2016-03-05
上傳用戶：jkhjkh1982
Xilinx 公司PCI Express IP核應(yīng)用參考設(shè)計(jì)。通過(guò)這個(gè)樣例，用戶可以掌握PCI Express應(yīng)用設(shè)計(jì)的一般方法，了解PCI Express的工作原理。
標(biāo)簽： Express Xilinx PCI IP核
上傳時(shí)間： 2014-01-24
上傳用戶：王慶才
THIS DESIGN IS PROVIDED TO YOU "AS IS". XILINX MAKES AND YOU RECEIVE NO WARRANTIES OR CONDITIONS, EXPRESS, IMPLIED, STATUTORY OR OTHERWISE, AND XILINX SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, NON-INFRINGEMENT, OR FITNESS FOR A PARTICULAR PURPOSE. This design has not been verified on hardware (as opposed to simulations), and it should be used only as an example design, not as a fully functional core. XILINX does not warrant the performance, functionality, or operation of this Design will meet your requirements, or that the operation of the Design will be uninterrupted or error free, or that defects in the Design will be corrected. Furthermore, XILINX does not warrant or make any representations regarding use or the results of the use of the Design in terms of correctness, accuracy, reliability or otherwise.
標(biāo)簽： CONDITIONS WARRANTIES YOU PROVIDED
上傳時(shí)間： 2016-03-21
上傳用戶：1427796291
Access IDE harddisk by Xilinx FPGA Support PIO2
標(biāo)簽： harddisk Support Access Xilinx
上傳時(shí)間： 2016-03-22
上傳用戶：wang5829
XILINX 2K Series 在POWER PCB 開(kāi)發(fā)環(huán)境下使用 非常好的 XILINX CPLD 源代碼
標(biāo)簽： XILINX Series POWER CPLD
上傳時(shí)間： 2016-03-22
上傳用戶：問(wèn)題問(wèn)題
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
