Xilinx官網(wǎng)設(shè)計指導(dǎo)，gtx口實現(xiàn)hdmi的輸入輸出，需要hdmi ip
上傳時間： 2021-12-21
上傳用戶：
Xilinx FPGA Virtex-7 全系列（AD集成封裝庫），IntLib后綴文件，PCB封裝帶3D視圖，拆分后文件為PcbLib+SchLib格式，Altium Designer原理圖庫+PCB封裝庫，集成封裝型號列表：Library Component Count : 157Name Description----------------------------------------------------------------------------------------------------XC7V2000T-1FHG1761C Virtex-7 FPGA, 1200 User I/Os, 36 GTX, 1760-Ball BGA, Speed Grade 1, Commerical Grade, Pb-FreeXC7V2000T-1FHG1761I Virtex-7 FPGA, 1200 User I/Os, 36 GTX, 1760-Ball BGA, Speed Grade 1, Industrial Grade, Pb-FreeXC7V2000T-1FLG1925C Virtex-7 FPGA, 1200 User I/Os, 16 GTX, 1924-Ball BGA, Speed Grade 1, Commercial Grade, Pb-FreeXC7V2000T-1FLG1925I Virtex-7 FPGA, 1200 User I/Os, 16 GTX, 1924-Ball BGA, Speed Grade 1, Industrial Grade, Pb-FreeXC7V2000T-2FHG1761C Virtex-7 FPGA, 1200 User I/Os, 36 GTX, 1760-Ball BGA, Speed Grade 2, Commerical Grade, Pb-FreeXC7V2000T-2FLG1925C Virtex-7 FPGA, 1200 User I/Os, 16 GTX, 1924-Ball BGA, Speed Grade 2, Commercial Grade, Pb-FreeXC7V2000T-2GFHG1761EVirtex-7 FPGA, 1200 User I/Os, 36 GTX, 1760-Ball BGA, Speed Grade 2G, Extended Grade, Pb-FreeXC7V2000T-2GFLG1925EVirtex-7 FPGA, 1200 User I/Os, 16 GTX, 1924-Ball BGA, Speed Grade 2G, Extended Grade, Pb-FreeXC7V2000T-2LFHG1761EVirtex-7 FPGA, 1200 User I/Os, 36 GTX, 1760-Ball BGA, Speed Grade 2L, Extended Grade, Pb-FreeXC7V2000T-2LFLG1925EVirtex-7 FPGA, 1200 User I/Os, 16 GTX, 1924-Ball BGA, Speed Grade 2L, Extended Grade, Pb-FreeXC7V585T-1FFG1157C Virtex-7 FPGA, 850 User I/Os, 20 GTX, 1156-Ball BGA, Speed Grade 1, Commercial Grade, Pb-FreeXC7V585T-1FFG1157I Virtex-7 FPGA, 850 User I/Os, 20 GTX, 1156-Ball BGA, Speed Grade 1, Industrial Grade, Pb-FreeXC7V585T-1FFG1761C Virtex-7 FPGA, 850 User I/Os, 36 GTX, 1760-Ball BGA, Speed Grade 1, Commercial Grade, Pb-FreeXC7V585T-1FFG1761I Virtex-7 FPGA, 850 User I/Os, 36 GTX, 1760-Ball BGA, Speed Grade 1, Industrial Grade, Pb-FreeXC7V585T-2FFG1157C Virtex-7 FPGA, 850 User I/Os, 20 GTX, 1156-Ball BGA, Speed Grade 2, Commercial Grade, Pb-FreeXC7V
上傳時間： 2021-12-22
上傳用戶：aben
Xilinx FPGA Artix-7 全系列（AD集成封裝庫），IntLib后綴文件，PCB封裝帶3D視圖，拆分后文件為PcbLib+SchLib格式，Altium Designer原理圖庫+PCB封裝庫，集成封裝型號列表：Library Component Count : 48Name Description----------------------------------------------------------------------------------------------------XC7A100T-1CSG324C Artix-7 FPGA, 210 User I/Os, 0 GTP, 324-Ball BGA, Speed Grade 1, Commercial Grade, Pb-FreeXC7A100T-1CSG324I Artix-7 FPGA, 210 User I/Os, 0 GTP, 324-Ball BGA, Speed Grade 1, Industrial Grade, Pb-FreeXC7A100T-1FGG484C Artix-7 FPGA, 285 User I/Os, 4 GTP, 484-Ball BGA, Speed Grade 1, Commercial Grade, Pb-FreeXC7A100T-1FGG484I Artix-7 FPGA, 285 User I/Os, 4 GTP, 484-Ball BGA, Speed Grade 1, Industrial Grade, Pb-FreeXC7A100T-1FGG676C Artix-7 FPGA, 300 User I/Os, 8 GTP, 676-Ball BGA, Speed Grade 1, Commercial Grade, Pb-FreeXC7A100T-1FGG676I Artix-7 FPGA, 300 User I/Os, 8 GTP, 676-Ball BGA, Speed Grade 1, Industrial Grade, Pb-FreeXC7A100T-1FTG256C Artix-7 FPGA, 170 User I/Os, 0 GTP, 256-Ball BGA, Speed Grade 1, Commercial Grade, Pb-FreeXC7A100T-1FTG256I Artix-7 FPGA, 170 User I/Os, 0 GTP, 256-Ball BGA, Speed Grade 1, Industrial Grade, Pb-FreeXC7A100T-2CSG324C Artix-7 FPGA, 210 User I/Os, 0 GTP, 324-Ball BGA, Speed Grade 2, Commercial Grade, Pb-FreeXC7A100T-2CSG324I Artix-7 FPGA, 210 User I/Os, 0 GTP, 324-Ball BGA, Speed Grade 2, Industrial Grade, Pb-FreeXC7A100T-2FGG484C Artix-7 FPGA, 285 User I/Os, 4 GTP, 484-Ball BGA, Speed Grade 2, Commercial Grade, Pb-FreeXC7A100T-2FGG484I Artix-7 FPGA, 285 User I/Os, 4 GTP, 484-Ball BGA, Speed Grade 2, Industrial Grade, Pb-FreeXC7A100T-2FGG676C Artix-7 FPGA, 300 User I/Os, 8 GTP, 676-Ball BGA, Speed Grade 2, Commercial Grade, Pb-FreeXC7A100T-2FGG676I Artix-7 FPGA, 300 User I/Os, 8 GTP, 676-Ball BGA, Speed Grade 2, Industrial Grade, Pb-FreeXC7A100T-2FTG256C Artix-7 FPGA, 170 User I/Os, 0 GTP, 256-Ball BGA, Speed Grade 2, Commercial Grade, Pb-FreeXC7A100T-2FTG256I Artix-7 FPGA, 170 User I/Os, 0 GTP, 2
上傳時間： 2021-12-22
上傳用戶：
Xilinx電源功耗評估手冊用于動態(tài)評估FPGA功耗的文檔
上傳時間： 2022-02-19
上傳用戶：
Xilinx FPGA設(shè)計權(quán)威指南第3部分本資源較大，分為三個分別，全部下載完即可解壓打開：part1：https://dl.21ic.com/download/fpga-441445.html part2：https://dl.21ic.com/download/fpga-441446.html part3：https://dl.21ic.com/download/fpga-441447.html
上傳時間： 2022-03-21
上傳用戶：
Xilinx FPGA設(shè)計權(quán)威指南第2部分本資源較大，分為三個分別，全部下載完即可解壓打開：part1：https://dl.21ic.com/download/fpga-441445.html part2：https://dl.21ic.com/download/fpga-441446.html part3：https://dl.21ic.com/download/fpga-441447.html
上傳時間： 2022-03-21
上傳用戶：
Xilinx FPGA設(shè)計權(quán)威指南-何賓本資源較大，分為三個分別，全部下載完即可解壓打開：part1：https://dl.21ic.com/download/fpga-441445.html part2：https://dl.21ic.com/download/fpga-441446.html part3：https://dl.21ic.com/download/fpga-441447.html
上傳時間： 2022-03-21
上傳用戶：
Xilinx公司 FPGA開發(fā)實用教程 -800頁第1章 FPGA開發(fā)簡介 更多.. 本章主要介紹FPGA的起源、發(fā)展歷史、芯片結(jié)構(gòu)、工作原理、開發(fā)流程以及Xilinx公司的主要可編程芯片，為讀 者提供FPGA系統(tǒng)設(shè)計的基礎(chǔ)知識。 第1節(jié) 可編程邏輯器件基礎(chǔ) 第3節(jié) 基于FPGA的開發(fā)流程 第2節(jié) FPGA芯片結(jié)構(gòu) 第4節(jié) Xilinx公司器件簡介 第2章 Verilog HDL語言基礎(chǔ) 更多.. 本章主要介紹Verilog語言的基本語法和典型的應(yīng)用實例，關(guān)于VHDL和System C的使用可參考相關(guān)文獻，限于篇 幅，本書不對它們展開分析。 第1節(jié) Verilog HDL語言簡介 第3節(jié) VerilogHDL語言的數(shù)據(jù)類型... 第5節(jié) Verilog代碼書寫規(guī)范 第6節(jié) Verilog常用程序示例2 第2節(jié) Verilog HDL基本程序結(jié)構(gòu) 第4節(jié) Verilog HDL語言的描述
標簽： fpga
上傳時間： 2022-03-25
上傳用戶：20125101110
XILINX大學(xué)合作教材-Verilog+HDL程序設(shè)計與實踐
標簽： xilinx Verilog HDL
上傳時間： 2022-03-28
上傳用戶：
FPGA開發(fā)全攻略(下冊) 如何克服 FPGA I/O 引腳分配挑戰(zhàn) 作者：Brian Jackson 產(chǎn)品營銷經(jīng)理Xilinx, Inc. brian.jackson@xilinx.com 對于需要在 PCB 板上使用大規(guī)模 FPGA 器件的設(shè)計人員來說，I/O 引腳分配是必須面對的眾多挑戰(zhàn)之一。 由于眾多原因，許多設(shè)計人員發(fā)表為大型 FPGA 器件和高級 BGA 封裝確定 I/O 引腳配置或布局方案越來越困難。 但是組合運用多種智能 I/O 規(guī)劃工具，能夠使引腳分配過程變得更輕松。 在 PCB 上定義 FPGA 器件的 I/O 引腳布局是一項艱巨的設(shè)計挑戰(zhàn)，即可能幫助設(shè)計快速完成，也有可能造 成設(shè)計失敗。 在此過程中必須平衡 FPGA 和 PCB 兩方面的要求，同時還要并行完成兩者的設(shè)計。 如果僅僅針 對 PCB 或 FPGA 進行引腳布局優(yōu)化，那么可能在另一方面引起設(shè)計問題。 為了解引腳分配所引起的后果，需要以可視化形式顯示出 PCB 布局和 FPGA 物理器件引腳，以及內(nèi)部 FPGA I/O 點和相關(guān)資源。 不幸的是，到今天為止還沒有單個工具或方法能夠同時滿足所有這些協(xié)同設(shè)計需求。 然而，可以結(jié)合不同的技術(shù)和策略來優(yōu)化引腳規(guī)劃流程并積極采用 Xilinx? PinAhead 技術(shù)等新協(xié)同設(shè)計工 具來發(fā)展出一套有效的引腳分配和布局方法。 賽靈思公司在 ISE? 軟件設(shè)計套件 10.1 版中包含了 PinAhead。 賽靈思公司開發(fā)了一種規(guī)則驅(qū)動的方法。首先根據(jù) PCB 和 FPGA 設(shè)計要求定義一套初始引腳布局，這樣利 用與最終版本非常接近的引腳布局設(shè)計小組就可以盡可能早地開始各自的設(shè)計流程。 如果在設(shè)計流程的后期由 于 PCB 布線或內(nèi)部 FPGA 性能問題而需要進行調(diào)整，在采用這一方法晨這些問題通常也已經(jīng)局部化了，只需要 在 PCB 或 FPGA 設(shè)計中進行很小的設(shè)計修改。
標簽： FPGA開發(fā)全攻略
上傳時間： 2022-03-28
上傳用戶：默默
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
