工資管理系統(tǒng) 分為個(gè)人工資查詢和工資管理兩塊 個(gè)人工資查詢的功能 1 查看工資單 2 打印工資單 3 修改密碼 工資管理 的 功能 1 按時(shí)間查看所工資單 2 添加用戶分為兩塊 a 單個(gè)的添加 b 用Database/namedaosfz.xls中直接導(dǎo)入 3 添加工資數(shù)據(jù) a 單個(gè)的添加添加 b 由 Database/gzxq.xls，Database/qit.xls 中導(dǎo)入 ；工資單分主工資單（gzxq.xls）和其他費(fèi)用明細(xì)（qit.xls）
標(biāo)簽： 工資管理系統(tǒng)
上傳時(shí)間： 2018-10-29
上傳用戶：345835833
在包 hugeinteger 中創(chuàng)建功能類 HugeInteger，該類用來(lái)存放和操作一個(gè)不超過(guò) 40 位的大整數(shù)。 (1) 定義一個(gè)構(gòu)造函數(shù)，用來(lái)對(duì)大整數(shù)進(jìn)行初始化。參數(shù)為一個(gè)字符串。 (2) 定義 input 成員函數(shù)，實(shí)現(xiàn)大整數(shù)的重新賦值。參數(shù)為一個(gè)字符串，無(wú)返回 值。 (3) 定義 output 成員函數(shù)，將大整數(shù)輸出到屏幕上。無(wú)參數(shù)無(wú)返回值。 (4) 定義 add 成員函數(shù)，實(shí)現(xiàn)兩個(gè)大整數(shù)的加法。參數(shù)為一個(gè) HugeInteger 對(duì) 象，無(wú)返回值，例如： HugeInteger A = new HugeInteger("12345"); HugeInteger B = new HugeInteger("1234"); A.add(B); 此時(shí)，A 為 13579，B 為 1234。 (5) 定義 sub 成員函數(shù)，實(shí)現(xiàn)兩個(gè)大整數(shù)的減法。參數(shù)和返回值同 add 函數(shù)。 (6) 定義若干大整數(shù)關(guān)系運(yùn)算的成員函數(shù)，包括 isEqualTo（等于，=）、 isNotEqualTo（不等于，≠）、isGreaterThan（大于，>）、isLessThan（小 于，<）、isGreaterThanOrEqualTo（大于等于，≥）和 isLessThanOrEqualTo （小于等于，≤）。這些函數(shù)的參數(shù)為一個(gè) HugeInteger 對(duì)象，返回值為一個(gè) 布爾類型，表示關(guān)系運(yùn)算的結(jié)果，例如： HugeInteger A = new HugeInteger("12345"); HugeInteger B = new HugeInteger("1234"); 那么此時(shí) A.isGreaterThan(B)的結(jié)果應(yīng)當(dāng)為 True，表示 12345>1234。
標(biāo)簽： java 整數(shù) 運(yùn)算
上傳時(shí)間： 2019-06-01
上傳用戶：idealist
晶振晶振封裝Altium Designer AD PCB封裝庫(kù)2D3D元件庫(kù)文件PCB Library : 晶振.PcbLibDate : 2020/12/29Time : 14:42:25Component Count : 38Component Name-----------------------------------------------OSC 455E-LIOSC 455E-WIOSC 1612-4POSC 2025-4POSC 3215-2POSC 3225-4POSC 4025-4POSC 5032-2POSC 5032-4POSC 6035-2POSC 6035-4POSC 7050-2POSC 7050-4POSC 8045-2POSC 8045-4POSC 8045-4P-COSC HC-49SOSC HC-49SMDOSC HC-49UOSC MC-146OSC MC-156OSC MC-306OSC MC-405OSC MC-406OSC UM-1OSC UM-5OSC-2x6-LIOSC-2x6-WI-AOSC-2x6-WI-BOSC-2x6-WSOSC-3x8-LIOSC-3x8-WI-AOSC-3x8-WI-BOSC-3x8-WSOSC-3x10-LIOSC-3x10-WI-AOSC-3x10-WI-BOSC-3x10-WS
標(biāo)簽： 封裝 altium designer
上傳時(shí)間： 2022-03-12
上傳用戶：
表貼插裝晶振、晶體Altium封裝 AD封裝庫(kù) 2D+3D PCB封裝庫(kù)-6MB,Altium Designer設(shè)計(jì)的PCB封裝庫(kù)文件，集成2D和3D封裝，可直接應(yīng)用的到你的產(chǎn)品設(shè)計(jì)中。PCB庫(kù)封裝列表：CB Library : 晶振、晶體.PcbLibDate : 2020/6/8Time : 7:42:40Component Count : 38Component Name-----------------------------------------------OSC 455E-LIOSC 455E-WIOSC 1612-4POSC 2025-4POSC 3215-2POSC 3225-4POSC 4025-4POSC 5032-2POSC 5032-4POSC 6035-2POSC 6035-4POSC 7050-2POSC 7050-4POSC 8045-2POSC 8045-4POSC 8045-4P-COSC HC-49SOSC HC-49SMDOSC HC-49UOSC MC-146OSC MC-156OSC MC-306OSC MC-405OSC MC-406OSC UM-1OSC UM-5OSC-2x6-LIOSC-2x6-WI-AOSC-2x6-WI-BOSC-2x6-WSOSC-3x8-LIOSC-3x8-WI-AOSC-3x8-WI-BOSC-3x8-WSOSC-3x10-LIOSC-3x10-WI-AOSC-3x10-WI-BOSC-3x10-WS
標(biāo)簽： altium designer
上傳時(shí)間： 2022-05-04
上傳用戶：canderile
本書是自適應(yīng)信號(hào)處理領(lǐng)域的一本經(jīng)典教材。全書共17章，內(nèi)容包括：自適應(yīng)LMS橫向?yàn)V波器、自適應(yīng)格型濾波器、自適應(yīng)遞歸濾波器、頻域和子帶自適應(yīng)濾波器、盲自適應(yīng)濾波器、神經(jīng)網(wǎng)絡(luò)、非線性自適應(yīng)濾波器等及其在通信與信息系統(tǒng)中的應(yīng)用。目錄背景與預(yù)覽第1章 隨機(jī)過(guò)程與模型第2章 維納濾波器第3章 線性預(yù)測(cè)第4章 最速下降算法第5章 最小均方自適應(yīng)濾波器第6章 歸一化最小均方自適應(yīng)濾波器第7章 頻域和子帶自適應(yīng)濾波器第8章 最小二乘法第9章 遞歸最小二乘自適應(yīng)濾波器第10章 卡爾曼濾波器第11章 平方根自適應(yīng)濾波器第12章 階遞歸自適應(yīng)濾波器第13章 有限精度效應(yīng)第14章 時(shí)變系統(tǒng)的跟蹤第15章 無(wú)限脈沖響應(yīng)自適應(yīng)濾波器第16章 盲反卷積第17章 反向傳播學(xué)習(xí)后記附錄A 復(fù)變量附錄B 對(duì)向量微分附錄C 拉格朗日乘子法附錄D 估計(jì)理論附錄E 特征分析附錄F 旋轉(zhuǎn)和映射附錄G 復(fù)數(shù)Wishart分布術(shù)語(yǔ)參考文獻(xiàn) 現(xiàn)在網(wǎng)上流傳的技術(shù)類書籍好多都是預(yù)覽版本，此書為全本，非常難得，現(xiàn)在分享給大家，希望對(duì)大家有所幫助。
標(biāo)簽： 自適應(yīng)濾波器
上傳時(shí)間： 2022-05-14
上傳用戶：默默
三相相序缺相檢測(cè)電路TC783A TC783A為三相相序和缺相檢測(cè)電路，可用作檢測(cè)三相正弦波電壓的相序和缺相狀態(tài)，同時(shí)有保護(hù)功能，具有單電源，功耗小，功能強(qiáng)，輸入阻抗高，采樣方便，外接元件少等優(yōu)點(diǎn)。使用在控制板上，對(duì)三相電壓進(jìn)行指示；也可在電機(jī)上使用，對(duì)電機(jī)的正反轉(zhuǎn)進(jìn)行控制和缺相進(jìn)行保護(hù)。一.TC783A電路具備以下特點(diǎn)：?jiǎn)坞娫垂ぷ鳎娫措妷?-15V。對(duì)輸入正弦波電壓設(shè)計(jì)為施密特檢測(cè)，有效去除干擾。動(dòng)態(tài)檢測(cè)三相的存在，分別對(duì)三相輸出指示。正反序輸出指示。有過(guò)壓保護(hù)的設(shè)計(jì)，外電壓和內(nèi)基準(zhǔn)比較，有鎖定和不鎖定兩種輸出。二、電路框圖與工作原理三相電壓信號(hào)A、B、C經(jīng)分壓電阻網(wǎng)絡(luò)分別進(jìn)入電路1、2、3腳，通過(guò)對(duì)正弦波進(jìn)行施密特檢測(cè)了解信號(hào)的存在并送入缺相檢測(cè)電路檢測(cè)后輸出指示，電路13腳為內(nèi)部脈沖發(fā)生電路的外接電容約為0.1-0.15u。三相正弦輸入正常時(shí)，對(duì)應(yīng)A、B、C輸入1、2、3腳的輸出端12、11、10腳輸出為低電平；當(dāng)某一相沒(méi)有輸入信號(hào)時(shí)，對(duì)應(yīng)的輸出腳上將有高電平。根據(jù)缺相檢測(cè)的結(jié)果，在不缺相的情況下相序指示電路將輸出相序，在三相電壓信號(hào)A、B、C進(jìn)入電路1、2、3腳的狀態(tài)下，9腳輸出高電平指示正序；而在三相電壓信號(hào)A、C、B進(jìn)入電路1、2、3腳的狀態(tài)下，8腳輸出高電平指示反序。在缺相狀態(tài)下，9腳8腳皆輸出低電平。電路另外還設(shè)計(jì)了保護(hù)電路，可對(duì)過(guò)流、過(guò)壓信號(hào)進(jìn)行檢測(cè)和輸出。5腳為采樣輸入端，輸入信號(hào)與電路內(nèi)的6V基準(zhǔn)比較，并在電路6腳輸出。如果采樣高于6V，輸出高電平。4腳對(duì)輸出方式將有兩種控制選擇：4腳接低電平，輸出為不鎖定輸出，即輸入高輸出高，輸入低輸出低；4腳接高電平，輸出為鎖定輸出，這時(shí)輸入高輸出高，而輸入低后輸出仍高，需要4腳接地復(fù)位才能輸出低。用戶進(jìn)行選擇。
上傳時(shí)間： 2022-06-25
上傳用戶：
最近在某寶上買了一塊RC522模塊，試玩了下，讀寫卡正常。想學(xué)習(xí)使用新的東西時(shí)，有必要了解它的工作原理和工作過(guò)程，不清楚或者不知道的可以參考相關(guān)數(shù)據(jù)手冊(cè)和參考文獻(xiàn)，在這里為了節(jié)省自己的時(shí)間，我只對(duì)我的51程序做一個(gè)小小的筆記~~想要驅(qū)動(dòng)RC522模塊對(duì)IC卡（這里用的是M1卡型號(hào)是S50）進(jìn)行讀寫操作，一定要有以下5個(gè)步驟：一、尋卡二、防沖突三、選擇卡 四、驗(yàn)證扇區(qū)密碼（每個(gè)扇區(qū)都有密匙A和密匙B，驗(yàn)證正確才能對(duì)該扇區(qū)的某塊進(jìn)行讀寫） 五、讀/寫
上傳時(shí)間： 2022-07-19
上傳用戶：
CPU:MSP430系列單片機(jī)的CPU和通用微處理器基本相同，只是在設(shè)計(jì)上采用了面向控制的結(jié)構(gòu)和指令系統(tǒng)。MSP430的內(nèi)核CPU結(jié)構(gòu)是按照精簡(jiǎn)指令集和高透明的宗旨而設(shè)計(jì)的，使用的指令有硬件執(zhí)行的內(nèi)核指令和基于現(xiàn)有硬件結(jié)構(gòu)的仿真指令。這樣可以提高指令執(zhí)行速度和效率，增強(qiáng)了MSP430的實(shí)時(shí)處理能力。存儲(chǔ)器：存儲(chǔ)程序、數(shù)據(jù)以及外圍模塊的運(yùn)行控制信息。有程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器。對(duì)程序存儲(chǔ)器訪問(wèn)總是以字形式取得代碼，而對(duì)數(shù)據(jù)可以用字或字節(jié)方式訪問(wèn)。其中MSP430各系列單片機(jī)的程序存儲(chǔ)器有ROM、OTP、EPROM和FLASH型。外圍模塊：經(jīng)過(guò)MAB、MDB、中斷服務(wù)及請(qǐng)求線與CPU相連。MSP430不同系列產(chǎn)品所包含外圍模塊的種類及數(shù)目可能不同。它們分別是以下一些外圍模塊的組合：時(shí)鐘模塊、看門狗、定時(shí)器A、定時(shí)器B、比較器A、串口0、1、硬件乘法器、液晶驅(qū)動(dòng)器、模數(shù)轉(zhuǎn)換、數(shù)模轉(zhuǎn)換、端口、基本定時(shí)器、DMA控制器等。
上傳時(shí)間： 2022-07-28
上傳用戶：slq1234567890
Scaler是平板顯示器件(FPD，F(xiàn)lat Panel Display)中的重要組成部分，它將輸入源圖像信號(hào)轉(zhuǎn)換成與顯示屏固定分辨率一致的信號(hào)，并控制其顯示在顯示屏上。本文在研究圖像縮放算法和scaler在FPD中工作過(guò)程的基礎(chǔ)上，采用自上而下(Top-down)的設(shè)計(jì)方法，給出了scaler的設(shè)計(jì)及FPGA驗(yàn)證。該scaler支持不同分辨率圖像的縮放，且縮放模式可調(diào)，也可以以IP core的形式應(yīng)用于相關(guān)圖像處理芯片中。 圖像縮放內(nèi)核是scaler的核心部分，它是scaler中的主要運(yùn)算單元，完成圖像縮放的基本功能，它所采用的核心算法以及所使用的結(jié)構(gòu)設(shè)計(jì)決定著縮放性能的優(yōu)劣，也是控制芯片成本的關(guān)鍵。因此，本文從縮放內(nèi)核的結(jié)構(gòu)入手，對(duì)scaler的總體結(jié)構(gòu)進(jìn)行了設(shè)計(jì)；通過(guò)對(duì)圖像縮放中常用算法的深入研究提出了一種新的優(yōu)化算法——矩形窗縮放算法，并對(duì)其計(jì)算進(jìn)行分析和簡(jiǎn)化，降低了計(jì)算的復(fù)雜度。FPGA設(shè)計(jì)中，采用列縮放與行縮放分開處理的結(jié)構(gòu)，使用雙口RAM作為兩次縮放間的數(shù)據(jù)緩沖區(qū)。使用這種結(jié)構(gòu)的優(yōu)勢(shì)在于：行列縮放可以同時(shí)進(jìn)行，數(shù)據(jù)處理的可靠性高、速度快：內(nèi)核結(jié)構(gòu)簡(jiǎn)單明了,數(shù)據(jù)緩沖區(qū)大小合適，便于設(shè)計(jì)。此外，本文還介紹了其他輔助模塊的設(shè)計(jì)，包括DVI接口信號(hào)處理模塊、縮放參數(shù)計(jì)算與控制模塊以及輸出信號(hào)檢測(cè)與時(shí)序?yàn)V波模塊。 本設(shè)計(jì)使用Verilog HDL對(duì)各模塊進(jìn)行了RTL級(jí)描述，并使用Quartus II7.2進(jìn)行了邏輯仿真，最后使用Altera公司的FPGA芯片來(lái)進(jìn)行驗(yàn)證。通過(guò)邏輯驗(yàn)證和系統(tǒng)仿真，證明該scaler的設(shè)計(jì)達(dá)到了預(yù)期的目標(biāo)。對(duì)于不同分辨率的圖像，均可以在顯示屏上得到穩(wěn)定的顯示。
上傳時(shí)間： 2013-05-30
上傳用戶：xiaowei314
通用異步收發(fā)器UART(Universal Asynchronous Receiver/Transmitter)是廣泛使用的串行傳輸協(xié)議。串行外設(shè)用到異步串行接口一般采用專用集成電路實(shí)現(xiàn)。但是這類芯片一般包含許多輔助模塊，而時(shí)常不需要使用完整的UART的功能和輔助功能，或者當(dāng)在FPGA上設(shè)計(jì)時(shí)，需要將UART功能集成到FPGA內(nèi)部而不能使用芯片。藍(lán)牙主機(jī)控制器接口則是實(shí)現(xiàn)主機(jī)設(shè)備與藍(lán)牙模塊之間互操作的控制部件。當(dāng)在使用藍(lán)牙設(shè)備的時(shí)候尤其是在監(jiān)控場(chǎng)所，接口控制器在控制數(shù)據(jù)與計(jì)算機(jī)的傳輸上就起了至關(guān)重要的作用。 論文針對(duì)信息技術(shù)的發(fā)展和開發(fā)過(guò)程中的實(shí)際需要，設(shè)計(jì)了一個(gè)藍(lán)牙HCI-UART(Host Controller Interface-Universal Asynchronous Receiver/Transmitter)控制接口的模塊。使用VHDL將其核心功能集成，既可以單獨(dú)使用，也可集成到系統(tǒng)芯片中，并且整個(gè)設(shè)計(jì)緊湊、穩(wěn)定且可靠，其用途廣泛，具有一定的使用價(jià)值。 本設(shè)計(jì)采用TOP-DOWN設(shè)計(jì)方法，整體上分為UART接口和藍(lán)牙主機(jī)控制器接口兩部分。首先根據(jù)UART和藍(lán)牙主機(jī)控制器接口的實(shí)現(xiàn)原理和設(shè)計(jì)指標(biāo)要求進(jìn)行系統(tǒng)設(shè)計(jì)，對(duì)系統(tǒng)劃分模塊以及各個(gè)模塊的信號(hào)連接；然后進(jìn)行模塊設(shè)計(jì)，設(shè)計(jì)出每個(gè)模塊的功能，并用VHDL語(yǔ)言編寫代碼來(lái)實(shí)現(xiàn)模塊功能；再使用ISE8.2I自帶的仿真器對(duì)各模塊進(jìn)行功能仿真和時(shí)序仿真；最后進(jìn)行硬件驗(yàn)證，在Virtex-II開發(fā)板上對(duì)系統(tǒng)進(jìn)行功能驗(yàn)證。實(shí)現(xiàn)了發(fā)送、接收和波特率發(fā)生等功能，驗(yàn)證了結(jié)果，表明設(shè)計(jì)正確，功能良好，符合設(shè)計(jì)要求。
標(biāo)簽： HCIUART FPGA 藍(lán)牙
上傳時(shí)間： 2013-07-13
上傳用戶：wfl_yy
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
