hao，MS-DOS6.2批處理文件高級指南。
上傳時間： 2013-11-18
上傳用戶：gengxiaochao
proe5.0野火版下載,proe5.0中文野火版,proe5.0版免費下載:PROE5.0新功能介紹 野火5.0現在只有內部測試版，10底對外發行測試版，09年4月對外公開發行 1、界面 2、工程圖菜單圖標化 3、在草繪中可以畫斜的長方形與橢圓 4、cable piping圖標化 5 cable piping圖標化 意外退出自動保存 新增了人體工程學模塊！ WF5.0的新功能太多了，我一下子說不全，等大家自己去體會吧！！ 工程圖有很大的改入哦 使用說明：直接進bin目錄，找到proe.exe文件，運行，就可以使用。
上傳時間： 2014-03-19
上傳用戶：q986086481
本文討論了如何設計有效的testbench，適合剛接觸testbench不久的用戶閱讀提高 （xilinx公司編寫）
標簽： Testbenches Efficient Writing
上傳時間： 2013-10-11
上傳用戶：123454
本文論述了狀態機的verilog編碼風格,以及不同編碼風格的優缺點，Steve Golson's 1994 paper, "State Machine Design Techniques for Verilog and VHDL" [1], is agreat paper on state machine design using Verilog, VHDL and Synopsys tools. Steve's paper alsooffers in-depth background concerning the origin of specific state machine types.This paper, "State Machine Coding Styles for Synthesis," details additional insights into statemachine design including coding style approaches and a few additional tricks.
標簽： Synthesis Machine Coding Styles
上傳時間： 2013-10-12
上傳用戶：sardinescn
本文詳細討論了VHDL語句對PLD設計的影響和設計經驗，經典文章，值得仔細閱讀消化。,PLD Programming Using VHDL
標簽： Programming Using VHDL PLD
上傳時間： 2013-10-14
上傳用戶：www240697738
本文簡單探討了verilog HDL設計中的可綜合性問題，適合HDL初學者閱讀 用組合邏輯實現的電路和用時序邏輯實現的 電路要分配到不同的進程中。 不要使用枚舉類型的屬性。 Integer應加范圍限制。 通常的可綜合代碼應該是同步設計。 避免門級描述，除非在關鍵路徑中。
上傳時間： 2013-11-18
上傳用戶：swaylong
這篇文章討論了不同HDL代碼的編寫方式，對綜合結果的影響。閱讀本文對深入了解綜合工具和提高HDL的編寫水平有不少幫助，原文時針對Synopsys的綜合軟件論述的，但對所有綜合軟件，都有普遍的借鑒意義
標簽： Synthesis Coding Styles Guide
上傳時間： 2014-01-11
上傳用戶：亞亞娟娟123
本文簡單討論并總結了VHDL、Verilog，System verilog 這三中語言的各自特點和區別As the number of enhancements to variousHardware Description Languages (HDLs) hasincreased over the past year, so too has the complexityof determining which language is best fora particular design. Many designers and organizationsare contemplating whether they shouldswitch from one HDL to another.
標簽： Verilog verilog System VHDL
上傳時間： 2014-03-03
上傳用戶：zhtzht
在國內Protel軟件一直大受歡迎，從DOS時代的Protel3.3(Autotrax 1.61)到現在具有EDA Client/Server （客戶/服務器）即C/S“框架”體系結構的Protel98，它始終是PCB設計和制造領域的大眾化工具軟件，成為電子設計工作者們的首選。 在規范化的設計管理中，設計文件圖樣必須遵守相應的國家標準，如《電子產品圖樣繪制規則》、《設計文件管理制圖》和《印制板制圖》等，而由于Protel軟件都是英文版，因此無法直接打印出符合國家標準的圖紙，要將圖紙規范化常用的方式是套打，即先將符合國家標準的表和漢字等打在紙上，再將該紙放入打印機，用Protel軟件將印制板圖打印其上，形成符合標準的文件，但這種做法效率很低，而且圖形常會打偏，有時甚至會打反，經筆者試驗，找到了一種簡便的方法，使印制板圖轉換為AUTOCAD格式，再在AUTOCAD里一次性打印出符合標準的圖紙。
上傳時間： 2013-11-01
上傳用戶：杏簾在望
MAX6870六電壓排序器/監視器為簡化復雜設計提供了一個完全集成的方案。該款EEPROM配置器件在設置門限、輸出結構和延時方面具有極大的靈活性。在大多數電子設備中，對系統電壓進行監視是非常重要的，這樣可保證處理器和其它IC在系統上電時被復位，還可以監測到電壓的下降，從而把代碼執行過程中出現問題的概率降到最小，避免存儲器發生沖突或者系統工作不正常。在高端產品中，系統中各電源的上電順序也很關鍵。
上傳時間： 2013-11-25
上傳用戶：ywqaxiwang
<li id="262im"></li> <li id="262im"></li>