帶進度條的文件上傳(java+ajax源碼) 在寫代碼的時候，還要用到關(guān)于servlet的包servlet-api.jar。 寫完后調(diào)試的過程中，老報錯：java.lang.NoClassDefFoundError: org/apache/commons/io/output/DeferredFileOutputStream，后來一查才知道少了commons-io-1.2.jar，加上后，就ok了。 關(guān)于獲取及顯示進度部分，用了我原來自己寫的一個ajax的應(yīng)用架構(gòu)，從中抽取了部分代碼出來，注意，js文件只適用于UTF-8編碼的頁面，因為現(xiàn)在我只寫UTF-8編碼的頁面了，國際化方便。 progressUpload.jar中，包含了commons-fileupload-1.1.1.jar，servlet-api.jar，commons-io-1.2.jar，在progressUpload.jar中，還包含一個屬性文件，里面是一些默認配置，可根據(jù)自己的需要修改。 由于有源碼，怎么用可以自己看源碼，此外，那個例子中也寫了，在此不再贅述。例子中只取到了FileItem，再將item保存一下就ok了，示例代碼： File upFile = new File(remoteFilePath) try \{ item.write(upFile) fileInfo.put("infotip", "上傳成功.") } catch (java.lang.Exception e) \{ fileInfo.put("infotip", "上傳失敗.") }
上傳時間： 2015-09-01
上傳用戶：ccclll
電腦芯片級維修，主板IO芯片圖紙，很全的哦。
上傳時間： 2013-04-24
上傳用戶：er1219
現(xiàn)場可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)是可編程邏輯器件的一種，它的出現(xiàn)是隨著微電子技術(shù)的發(fā)展，設(shè)計與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來獨立承擔(dān)。系統(tǒng)設(shè)計師們更愿意自己設(shè)計專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設(shè)計周期盡可能短，最好是在實驗室里就能設(shè)計出合適的ASIC芯片，并且立即投入實際應(yīng)用之中。現(xiàn)在，F(xiàn)PGA已廣泛地運用于通信領(lǐng)域、消費類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號引入FPGA內(nèi)部進行邏輯功能的實現(xiàn)并把結(jié)果輸出給外部電路，并且根據(jù)需要可以進行配置來支持多種不同的接口標準。FPGA允許使用者通過不同編程來配置實現(xiàn)各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號標準的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：IO標準的選擇、輸出驅(qū)動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。 本文是關(guān)于FPGA中多標準兼容可編程輸入輸出電路(Input/Output Block)的設(shè)計和實現(xiàn)，該課題是成都華微電子系統(tǒng)有限公司FPGA大項目中的一子項，目的為在更新的工藝水平上設(shè)計出能夠兼容單端標準的I/O電路模塊；同時針對以前設(shè)計的I/O模塊不支持雙端標準的缺點，要求新的電路模塊中擴展出雙端標準的部分。文中以低壓雙端差分標準(LVDS)為代表構(gòu)建雙端標準收發(fā)轉(zhuǎn)換電路，與單端標準比較，LVDS具有很多優(yōu)點： (1)LVDS傳輸?shù)男盘枖[幅小，從而功耗低，一般差分線上電流不超過4mA，負載阻抗為100Ω。這一特征使它適合做并行數(shù)據(jù)傳輸。 (2)LVDS信號擺幅小，從而使得該結(jié)構(gòu)可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化，單端信號擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內(nèi)變化，也就是說LVDS允許收發(fā)兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發(fā)軟件ISE，設(shè)計完成了可以用于Virtex系列各低端型號FPGA的IOB結(jié)構(gòu)，它有靈活的可配置性和出色的適應(yīng)能力，能支持大量的I/O標準，其中包括單端標準，也包括雙端標準如LVDS等。它具有適應(yīng)性的優(yōu)點、可選的特性和考慮到被文件描述的硬件結(jié)構(gòu)特征，這些特點可以改進和簡化系統(tǒng)級的設(shè)計，為最終的產(chǎn)品設(shè)計和生產(chǎn)打下基礎(chǔ)。設(shè)計中對包括20種IO標準在內(nèi)的各電器參數(shù)按照用戶手冊描述進行仿真驗證，性能參數(shù)已達到預(yù)期標準。
上傳時間： 2013-05-15
上傳用戶：shawvi
stm32軟件串口 io模擬串口,效果好得很.
上傳時間： 2013-07-14
上傳用戶：sssnaxie
ADS1247 IO口模擬SPI程序! 基于MSP430！
上傳時間： 2013-04-24
上傳用戶：天誠24
單片機IO口硬件電路、結(jié)構(gòu)簡介，性能介紹，工作原理等等
上傳時間： 2013-04-24
上傳用戶：763274289
VXWorks 系統(tǒng)通過模擬IO口配置FPGA芯片代碼，可以配置的，主要函數(shù)是xsvfExecute（）
上傳時間： 2013-08-08
上傳用戶：y13567890
FPGA中雙向端口IO的研究FPGA中雙向端口IO的研究.
上傳時間： 2013-08-09
上傳用戶：fdfadfs
STC15F104W利用RC充放電使用IO口測量外部電壓
上傳時間： 2013-11-23
上傳用戶：Miyuki
很好的解決了控制電路中IO的不足哦
標簽：
上傳時間： 2013-10-28
上傳用戶：英雄
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
