離散余弦變換(dcT)及其反變換(IdcT)在圖像編解碼方面應(yīng)用十分廣泛,至今已被JPEG、MPEG-1、MPEG-2、MPEG-4和H.26x等國際標(biāo)準(zhǔn)所采用。由于其計算量較大,軟件實現(xiàn)往往難以滿足實時處理的要求,因而在很多實際應(yīng)用中需要采用硬件設(shè)計的dcT/IdcT處理電路來滿足我們對處理速度的要求。本文所研究的內(nèi)容就是針對圖像處理應(yīng)用的8×8二維dcT/IdcT處理核的硬件實現(xiàn)。 本文首先介紹了dcT和IdcT在圖像處理中的作用和原理,詳細說明了dcT變換實現(xiàn)圖像壓縮的過程,并與其它變換比較說明了用dcT變換實現(xiàn)圖像壓縮的優(yōu)勢。接著,分析研究了dcT的各種快速算法,總結(jié)了前人對dcT快速算法及其實現(xiàn)所做的研究。本文給出了兩種性能、資源上有一定差異的二維dcT/IdcT的FPGA設(shè)計方案。兩種方案均利用dcT的行列分離特性,采用流水線設(shè)計技術(shù),將二維dcT/IdcT實現(xiàn)轉(zhuǎn)化為兩個一維dcT/IdcT實現(xiàn)。在一維dcT/IdcT設(shè)計中,根據(jù)圖像處理的特點對Loeffler算法的數(shù)據(jù)流進行了優(yōu)化,通過合理安排時鐘周期數(shù)和簡化各周期內(nèi)的操作,大大縮短了關(guān)鍵路徑的執(zhí)行時間,從而提高了流水線的執(zhí)行速度。最后,對所設(shè)計的dcT/IdcT處理核進行了綜合和時序仿真。 結(jié)果表明,當(dāng)使用Altera公司的MERCURY系列FPGA器件時,本文設(shè)計的方案一能夠在116M時鐘頻率下正確完成8×8的二維dcT或IdcT的邏輯運算,消耗2827個邏輯單元;方案二能夠在74M時鐘頻率下正常工作,消耗1629個邏輯單元。
標(biāo)簽:
IdcT
FPGA
dcT
二維
上傳時間:
2013-07-14
上傳用戶:3291976780