2812的最小系統(tǒng)PCB版
標(biāo)簽： 2812 最小系統(tǒng)
上傳時(shí)間： 2013-10-22
上傳用戶：JIEWENYU
DSP 2407 的最小系統(tǒng)板原理圖（PCB），可以直接拿來自己做一個(gè)，不用買開發(fā)板，設(shè)計(jì)時(shí)加個(gè)外圍擴(kuò)展RAM
標(biāo)簽： 2407 PCB 最小系統(tǒng)
上傳時(shí)間： 2013-10-19
上傳用戶：zhangyi99104144
本文設(shè)計(jì)的DSP最小系統(tǒng)可用于本科生參加電子設(shè)計(jì)大賽，也可對研究生的基本技能訓(xùn)練起到較好的作用，為以后完成畢業(yè)論文提供DSP相關(guān)的理論。硬件是由TI公司專門為電力電子和電機(jī)控制而開發(fā)的16為定點(diǎn)數(shù)字信號處理芯片TMS320LF2407為核心，輔以相應(yīng)的電源、時(shí)鐘、復(fù)位、和JTAG接口電路，構(gòu)成了一個(gè)DSP最小系統(tǒng)。完成BSP最小系統(tǒng)的實(shí)物制作及軟件調(diào)試，通過相關(guān)實(shí)驗(yàn)證明系統(tǒng)運(yùn)作穩(wěn)定可靠。
上傳時(shí)間： 2013-11-08
上傳用戶：hzakao
[CPLD-FPGA]《深入淺出玩轉(zhuǎn)FPGA視頻學(xué)習(xí)課程》35講全[wmv] 附件比較大所以整理了視頻迅雷種子。
標(biāo)簽： CPLD-FPGA FPGA wmv 視頻
上傳時(shí)間： 2013-10-31
上傳用戶：silenthink
用QUARTUS_II做FPGA開發(fā)全流程
標(biāo)簽： QUARTUS_II FPGA 流程 傻瓜式
上傳時(shí)間： 2013-11-18
上傳用戶：DXM35
Xilinx UltraScale™ 架構(gòu)針對要求最嚴(yán)苛的應(yīng)用，提供了前所未有的ASIC級的系統(tǒng)級集成和容量。 UltraScale架構(gòu)是業(yè)界首次在All Programmable架構(gòu)中應(yīng)用最先進(jìn)的ASIC架構(gòu)優(yōu)化。該架構(gòu)能從20nm平面FET結(jié)構(gòu)擴(kuò)展至16nm鰭式FET晶體管技術(shù)甚至更高的技術(shù)，同 時(shí)還能從單芯片擴(kuò)展到3D IC。借助Xilinx Vivado®設(shè)計(jì)套件的分析型協(xié)同優(yōu)化，UltraScale架構(gòu)可以提供海量數(shù)據(jù)的路由功能，同時(shí)還能智能地解決先進(jìn)工藝節(jié)點(diǎn)上的頭號系統(tǒng)性能瓶頸。 這種協(xié)同設(shè)計(jì)可以在不降低性能的前提下達(dá)到實(shí)現(xiàn)超過90%的利用率。 UltraScale架構(gòu)的突破包括： • 幾乎可以在晶片的任何位置戰(zhàn)略性地布置類似于ASIC的系統(tǒng)時(shí)鐘，從而將時(shí)鐘歪斜降低達(dá)50% • 系統(tǒng)架構(gòu)中有大量并行總線，無需再使用會造成時(shí)延的流水線，從而可提高系統(tǒng)速度和容量 • 甚至在要求資源利用率達(dá)到90%及以上的系統(tǒng)中，也能消除潛在的時(shí)序收斂問題和互連瓶頸 • 可憑借3D IC集成能力構(gòu)建更大型器件，并在工藝技術(shù)方面領(lǐng)先當(dāng)前行業(yè)標(biāo)準(zhǔn)整整一代 • 能在更低的系統(tǒng)功耗預(yù)算范圍內(nèi)顯著提高系統(tǒng)性能，包括多Gb串行收發(fā)器、I/O以及存儲器帶寬 • 顯著增強(qiáng)DSP與包處理性能 賽靈思UltraScale架構(gòu)為超大容量解決方案設(shè)計(jì)人員開啟了一個(gè)全新的領(lǐng)域。
標(biāo)簽： UltraScale Xilinx 架構(gòu)
上傳時(shí)間： 2013-11-17
上傳用戶：皇族傳媒
使用QUARTUS II做開發(fā)全流程,傻瓜式詳細(xì)教程
上傳時(shí)間： 2013-10-12
上傳用戶：731140412
CPLD最小系統(tǒng)設(shè)計(jì)
標(biāo)簽： CPLD 最小系統(tǒng) 原理圖
上傳時(shí)間： 2013-12-22
上傳用戶：lifangyuan12
Actel、Altera、Lattice Semiconductor和Xilinx是目前業(yè)界最主要的四大FPGA供應(yīng)商，為了 幫助中國的應(yīng)用開發(fā)工程師更深入地了解FPGA的具體設(shè)計(jì)訣竅，我們特別邀請到了Altera系統(tǒng)應(yīng)用 工程部總監(jiān)Greg Steinke、Xilinx綜合方法經(jīng)理Frederic Rivoallon、Xilinx高級技術(shù)市場工程師 Philippe Garrault、Xilinx產(chǎn)品應(yīng)用工程部高級經(jīng)理Chris Stinson、Xilinx IP解決方案工程部總 監(jiān)Mike Frasier、Lattice Semiconductor應(yīng)用工程部總監(jiān)Bertrand Leigh和軟件產(chǎn)品規(guī)劃經(jīng)理Mike Kendrick、Actel公司硅產(chǎn)品市場總監(jiān)Martin Mason和應(yīng)用高級經(jīng)理Jonathan Alexander為大家傳經(jīng) 授道。 他們將就一系列大家非常關(guān)心的關(guān)鍵設(shè)計(jì)問題發(fā)表他們的獨(dú)到見解，包括：什么是目前FPGA應(yīng)用工 程師面對的最主要設(shè)計(jì)問題？如何解決？當(dāng)開始一個(gè)新的FPGA設(shè)計(jì)時(shí)，你們會推薦客戶采用什么樣 的流程？對于I/O信號分布的處理，你們有什么建議可以提供 給客戶？如果你的客戶準(zhǔn)備移植到另外一個(gè)FPGA、ASIC和結(jié)構(gòu)化ASIC之間進(jìn)行抉擇？(下)">結(jié)構(gòu)化 ASIC或ASIC，你會建議你的客戶如何做？
上傳時(shí)間： 2013-11-09
上傳用戶：xinshou123456
NIOS教程1---建立一個(gè)最小系統(tǒng)
標(biāo)簽： NIOS 教程 最小系統(tǒng)
上傳時(shí)間： 2013-11-07
上傳用戶：bioequ
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
