-
Here an embedded System-on-Chip is build, in an Xilinx Spartan-3 FPGA with Microblaze as the processor.A PLB core System is made with the VGA IP core attached to it. The software written for the MicroBlaze processor specifies the object, the color and the movement of the display. The functionality of the module is verified by implementation on Spartan 3.
標(biāo)簽：
System-on-Chip
Microblaze
embedded
Spartan
上傳時(shí)間：
2013-12-20
上傳用戶：上善若水
-
mp3設(shè)計(jì)程序資料，采用c語(yǔ)言編寫。
README file for
yampp-3 source code 2001-05-27
This is the current state of the yampp-3 source code, 2001-05-27.
This code is intended to run on Rev. B of the yampp-3 PCB, but can
ofcourse be used on compatible systems as well.
It still uses the "old" song selection system as the yampp-2.
However, the disk handling routines has improved a lot and the
obviosly, the new VS1001 handling has been put in.
The codesize is almost at it s maximum at 1F40 bytes.
A .ROM file is included if you don t have the compiler set up.
For now, the documentation is in the code
標(biāo)簽：
mp3
設(shè)計(jì)程序
上傳時(shí)間：
2015-04-13
上傳用戶：小碼農(nóng)lz
-
1.有三根桿子A,B,C。A桿上有若干碟子
2.每次移動(dòng)一塊碟子,小的只能疊在大的上面
3.把所有碟子從A桿全部移到C桿上
經(jīng)過(guò)研究發(fā)現(xiàn)，漢諾塔的破解很簡(jiǎn)單，就是按照移動(dòng)規(guī)則向一個(gè)方向移動(dòng)金片：
如3階漢諾塔的移動(dòng)：A→C,A→B,C→B,A→C,B→A,B→C,A→C
此外，漢諾塔問(wèn)題也是程序設(shè)計(jì)中的經(jīng)典遞歸問(wèn)題
標(biāo)簽：
移動(dòng)
發(fā)現(xiàn)
上傳時(shí)間：
2016-07-25
上傳用戶：gxrui1991
-
溫度華氏轉(zhuǎn)變攝氏
#include <stdio.h>
#include <stdlib.h>
enum x {A,B,C,D,E}
int main(void)
{
int a=73,b=85,c=66
{
if (a>=90)
printf("a=A等級(jí)!!\n")
else if (a>=80)
printf("73分=B等級(jí)!!\n")
else if (a>=70)
printf("73分=C等級(jí)!!\n")
else if (a>=60)
printf("73分=D等級(jí)!!\n")
else if (a<60)
printf("73分=E等級(jí)!!\n")
}
{
if (b>=90)
printf("b=A等級(jí)!!\n")
else if (b>=80)
printf("85分=B等級(jí)!!\n")
else if (b>=70)
printf("85分=C等級(jí)!!\n")
else if (b>=60)
printf("85分=D等級(jí)!!\n")
else if (b<60)
printf("85分=E等級(jí)!!\n")
}
{
if (c>=90)
printf("c=A等級(jí)!!\n")
else if (c>=80)
printf("66分=B等級(jí)!!\n")
else if (c>=70)
printf("66分=C等級(jí)!!\n")
else if (c>=60)
printf("66分=D等級(jí)!!\n")
else if (c<60)
printf("66分=E等級(jí)!!\n")
}
system("pause")
return 0
}
標(biāo)簽：
include
stdlib
stdio
gt
上傳時(shí)間：
2014-11-10
上傳用戶：wpwpwlxwlx
-
溫度華氏轉(zhuǎn)變攝氏
#include <stdio.h>
#include <stdlib.h>
enum x {A,B,C,D,E}
int main(void)
{
int a=73,b=85,c=66
{
if (a>=90)
printf("a=A等級(jí)!!\n")
else if (a>=80)
printf("73分=B等級(jí)!!\n")
else if (a>=70)
printf("73分=C等級(jí)!!\n")
else if (a>=60)
printf("73分=D等級(jí)!!\n")
else if (a<60)
printf("73分=E等級(jí)!!\n")
}
{
if (b>=90)
printf("b=A等級(jí)!!\n")
else if (b>=80)
printf("85分=B等級(jí)!!\n")
else if (b>=70)
printf("85分=C等級(jí)!!\n")
else if (b>=60)
printf("85分=D等級(jí)!!\n")
else if (b<60)
printf("85分=E等級(jí)!!\n")
}
{
if (c>=90)
printf("c=A等級(jí)!!\n")
else if (c>=80)
printf("66分=B等級(jí)!!\n")
else if (c>=70)
printf("66分=C等級(jí)!!\n")
else if (c>=60)
printf("66分=D等級(jí)!!\n")
else if (c<60)
printf("66分=E等級(jí)!!\n")
}
system("pause")
return 0
}
標(biāo)簽：
include
stdlib
stdio
gt
上傳時(shí)間：
2013-12-12
上傳用戶：亞亞娟娟123
-
給定兩個(gè)集合A、B，集合內(nèi)的任一元素x滿足1 ≤ x ≤ 109，并且每個(gè)集合的元素個(gè)數(shù)不大于105。我們希望求出A、B之間的關(guān)系。
任 務(wù) ：給定兩個(gè)集合的描述，判斷它們滿足下列關(guān)系的哪一種：
A是B的一個(gè)真子集，輸出“A is a proper subset of B”
B是A的一個(gè)真子集，輸出“B is a proper subset of A”
A和B是同一個(gè)集合，輸出“A equals B”
A和B的交集為空，輸出“A and B are disjoint”
上述情況都不是，輸出“I m confused!”
標(biāo)簽：
上傳時(shí)間：
2017-03-15
上傳用戶：yulg
-
介紹幾種cpuThe 8xC251SA/SB/SP/SQ improves on the MCS-51 architecture and peripheral features, introducing the advanced register based CPU architecture i.e., the MCS 251 microcontroller architecture. The register based CPU supports a 40-byte register file. In addition, the 8xC251SA/SB/SP/SQ microcontroller has 256-Kbyte expanded external code/data memory space and 64-Kbyte stack space. The new controller is also specially designed to execute C code efficiently. More importantly, the 8xC251SA/SB/SP/SQ maintains binary code compatibility with MCS 51 microcontrollers but at the same time allows the use of the powerful MCS 251 microcontroller instruction set, with many new 8, 16 and 32 bit instructions available. The 8xC251SA/SB/SP/SQ has 512 bytes or 1 Kbyte of on-chip data RAM options and is available in 16 Kbytes and 8 Kbytes of on-chip ROM/OTPROM or ROMless options.
標(biāo)簽：
architecture
introducin
peripheral
improves
上傳時(shí)間：
2015-03-15
上傳用戶：ccclll
-
Atmel’s AT91SAM7FP105 is a low pincount FingerChip processor based on the 32-bit ARM
RISC processor. It features a on-chip biometric engine performing enrollment verification and
identification, an internal record cache of up to 25 records and a secure command protocol over
USB, SPI, UART. This protocol enables an external host system or processor to control the onchip
bioengine functions, manipulate the record cache, and securely export record cache
records for external storage. Together with the FingerChip sensor device AT77C104B, it forms
an embedded, secured biometric turnkey solution.
標(biāo)簽：
processor
FingerChip
pincount
Atmel
上傳時(shí)間：
2013-12-26
上傳用戶：shawvi
-
信號(hào)與信息處理是信息科學(xué)中近幾年來(lái)發(fā)展最為迅速的學(xué)科之一,隨著片上系統(tǒng)(SOC,System On Chip)時(shí)代的到來(lái),FPGA正處于革命性數(shù)字信號(hào)處理的前沿。基于FPGA的設(shè)計(jì)可以在系統(tǒng)可再編程及在系統(tǒng)調(diào)試,具有吞吐量高,能夠更好地防止授權(quán)復(fù)制、元器件和開發(fā)成本進(jìn)一步降低、開發(fā)時(shí)間也大大縮短等優(yōu)點(diǎn)。然而,FPGA器件是基于SRAM結(jié)構(gòu)的編程工藝,掉電后編程信息立即丟失,每次加電時(shí),配置數(shù)據(jù)都必須重新下載,并且器件支持多種配置方式,所以研究FPGA器件的配置方案在FPGA系統(tǒng)設(shè)計(jì)中具有極其重要的價(jià)值,這也給用于可編程邏輯器件編程的配置接口電路和實(shí)驗(yàn)開發(fā)設(shè)備提出了更高的要求。 本論文基于IEEE1149.1標(biāo)準(zhǔn)和USB2.0技術(shù),完成了FPGA配置接口電路及實(shí)驗(yàn)開發(fā)板的設(shè)計(jì)與實(shí)現(xiàn)。作者在充分理解IEEE1149.1標(biāo)準(zhǔn)和USB技術(shù)原理的基礎(chǔ)上,針對(duì)Altcra公司專用的USB數(shù)據(jù)配置電纜USB-Blaster,對(duì)其內(nèi)部工作原理及工作時(shí)序進(jìn)行測(cè)試與詳細(xì)分析,完成了基于USB配置接口的FPGA芯片開發(fā)實(shí)驗(yàn)電路的完整軟硬件設(shè)計(jì)及功能時(shí)序仿真。作者最后進(jìn)行了軟硬件調(diào)試,完成測(cè)試與驗(yàn)證,實(shí)現(xiàn)了對(duì)Altera系列PLD的配置功能及實(shí)驗(yàn)開發(fā)板的功能。 本文討論的USB下載接口電路被驗(yàn)證能在Altera的QuartusII開發(fā)環(huán)境下直接使用,無(wú)須在主機(jī)端另行設(shè)計(jì)通信軟件,其兼容性較現(xiàn)有設(shè)計(jì)有所提高。由于PLD(Programmable Logic Device)廠商對(duì)其知識(shí)產(chǎn)權(quán)嚴(yán)格保密,使得基于USB接口的配置電路應(yīng)用受到很大限制,同時(shí)也加大了自行對(duì)其進(jìn)行開發(fā)設(shè)計(jì)的難度。 與傳統(tǒng)的基于PC并口的下載接口電路相比,本設(shè)計(jì)的基于USB下載接口電路及FPGA實(shí)驗(yàn)開發(fā)板具有更高的編程下載速率、支持熱插拔、體積小、便于攜帶、降低對(duì)PC硬件傷害,且具備其它下載接口電路不具備的SignalTapII嵌入式邏輯分析儀和調(diào)試NiosII嵌入式軟核處理器等明顯優(yōu)勢(shì)。從成本來(lái)看,本設(shè)計(jì)的USB配置接口電路及FPGA實(shí)驗(yàn)開發(fā)板與其同類產(chǎn)品相比有較強(qiáng)的競(jìng)爭(zhēng)力。
標(biāo)簽：
FPGA
USB
2.0
上傳時(shí)間：
2013-04-24
上傳用戶：lingduhanya
-
ASIC對(duì)產(chǎn)品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對(duì)較低,運(yùn)算速度也受到限制.常規(guī)ASIC的硬件具有速度優(yōu)勢(shì)和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統(tǒng)硬件(CHW)相比,具有一定可配置特性的場(chǎng)可編程門陣列(FPGA)的出現(xiàn),使建立在可再配置硬件基礎(chǔ)上的進(jìn)化硬件(EHW)成為智能硬件電路設(shè)計(jì)的一種新方法.作為進(jìn)化算法和可編程器件技術(shù)相結(jié)合的產(chǎn)物,可重構(gòu)FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實(shí)現(xiàn)方法.論文認(rèn)為面向分類的專用類可重構(gòu)FPGA(ASR-FPGA)的研究,可使可重構(gòu)電路粒度劃分的針對(duì)性更強(qiáng)、設(shè)計(jì)更易實(shí)現(xiàn).論文研究的可重構(gòu)FPGA的BCH通訊糾錯(cuò)碼進(jìn)化電路是一類ASR-FPGA電路的具體方法,具有一定的實(shí)用價(jià)值.論文所做的工作主要包括:(1)BCH編譯碼電路的設(shè)計(jì)——求取實(shí)驗(yàn)用BCH碼的生成多項(xiàng)式和校驗(yàn)多項(xiàng)式及其相應(yīng)的矩陣并構(gòu)造實(shí)驗(yàn)用BCH碼;(2)建立基于可重構(gòu)FPGA的基核——構(gòu)造具有可重構(gòu)特性的硬件功能單元,以此作為可重構(gòu)BCH碼電路的設(shè)計(jì)基礎(chǔ);(3)構(gòu)造實(shí)現(xiàn)可重構(gòu)BCH糾錯(cuò)碼電路的方法——建立可重構(gòu)糾錯(cuò)碼硬件電路算法并進(jìn)行實(shí)驗(yàn)驗(yàn)證;(4)在可重構(gòu)糾錯(cuò)碼電路基礎(chǔ)上,構(gòu)造進(jìn)化硬件控制功能塊的結(jié)構(gòu),完成各進(jìn)化RLA控制模塊的驗(yàn)證和實(shí)現(xiàn).課題是將可重構(gòu)BCH碼的編譯碼電路的實(shí)現(xiàn)作為一類ASR-FPGA的研究目標(biāo),主要成果是根據(jù)可編程邏輯電路的特點(diǎn),選擇一種可編程樹的電路模型,并將它作為可重構(gòu)FPGA電路的基核T;通過(guò)對(duì)循環(huán)BCH糾錯(cuò)碼的構(gòu)造原理和電路結(jié)構(gòu)的研究,將基核模型擴(kuò)展為能滿足糾錯(cuò)碼電路需要的糾錯(cuò)碼基本功能單元T;以T作為再劃分的基本單元,對(duì)FPGA進(jìn)行"格式化",使T規(guī)則排列在FPGA上,通過(guò)對(duì)T的控制端的不同配置來(lái)實(shí)現(xiàn)糾錯(cuò)碼的各個(gè)功能單元;在可重構(gòu)基核的基礎(chǔ)上提出了糾錯(cuò)碼重構(gòu)電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進(jìn)化硬件描述語(yǔ)言,通過(guò)轉(zhuǎn)換為相應(yīng)的VHDL語(yǔ)言描述以實(shí)現(xiàn)硬件電路;采用RLA模型的有限狀態(tài)機(jī)FSM方式實(shí)現(xiàn)了可重構(gòu)糾錯(cuò)碼電路的EHW的各個(gè)控制功能塊.在實(shí)驗(yàn)方面,利用Xilinx FPGA開發(fā)系統(tǒng)中的VHDL語(yǔ)言和電路圖相結(jié)合的設(shè)計(jì)方法建立了循環(huán)糾錯(cuò)碼基核單元的可重構(gòu)模型,進(jìn)行循環(huán)糾錯(cuò)BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進(jìn)行了FPGA實(shí)現(xiàn).課題在研究模型上選取的是比較基本的BCH糾錯(cuò)碼電路,立足于解決基于可重構(gòu)FPGA核的設(shè)計(jì)的基本問(wèn)題.課題的研究成果及其總結(jié)的一套ASR-FPGA進(jìn)化硬件電路的設(shè)計(jì)方法對(duì)實(shí)際的進(jìn)化硬件設(shè)計(jì)具有一定的實(shí)際指導(dǎo)意義,提出的基于專用類基核FPGA電路結(jié)構(gòu)的研究方法為新型進(jìn)化硬件的器件結(jié)構(gòu)的設(shè)計(jì)也可提供一種借鑒.
標(biāo)簽：
FPGA
可重構(gòu)
通訊
糾錯(cuò)
上傳時(shí)間：
2013-07-01
上傳用戶：myworkpost
