Scaler是平板顯示器件(FPD，Flat Panel Display)中的重要組成部分，它將輸入源圖像信號轉換成與顯示屏固定分辨率一致的信號，并控制其顯示在顯示屏上。本文在研究圖像縮放算法和scaler在FPD中工作過程的基礎上，采用自上而下(Top-down)的設計方法，給出了scaler的設計及FPGA驗證。該scaler支持不同分辨率圖像的縮放，且縮放模式可調，也可以以IP core的形式應用于相關圖像處理芯片中。 圖像縮放內核是scaler的核心部分，它是scaler中的主要運算單元，完成圖像縮放的基本功能，它所采用的核心算法以及所使用的結構設計決定著縮放性能的優劣，也是控制芯片成本的關鍵。因此，本文從縮放內核的結構入手，對scaler的總體結構進行了設計；通過對圖像縮放中常用算法的深入研究提出了一種新的優化算法——矩形窗縮放算法，并對其計算進行分析和簡化，降低了計算的復雜度。FPGA設計中，采用列縮放與行縮放分開處理的結構，使用雙口RAM作為兩次縮放間的數據緩沖區。使用這種結構的優勢在于：行列縮放可以同時進行，數據處理的可靠性高、速度快：內核結構簡單明了,數據緩沖區大小合適，便于設計。此外，本文還介紹了其他輔助模塊的設計，包括DVI接口信號處理模塊、縮放參數計算與控制模塊以及輸出信號檢測與時序濾波模塊。 本設計使用Verilog HDL對各模塊進行了RTL級描述，并使用Quartus II7.2進行了邏輯仿真，最后使用Altera公司的FPGA芯片來進行驗證。通過邏輯驗證和系統仿真，證明該scaler的設計達到了預期的目標。對于不同分辨率的圖像，均可以在顯示屏上得到穩定的顯示。
上傳時間： 2013-05-30
上傳用戶：xiaowei314
通用異步收發器UART(Universal Asynchronous Receiver/Transmitter)是廣泛使用的串行傳輸協議。串行外設用到異步串行接口一般采用專用集成電路實現。但是這類芯片一般包含許多輔助模塊，而時常不需要使用完整的UART的功能和輔助功能，或者當在FPGA上設計時，需要將UART功能集成到FPGA內部而不能使用芯片。藍牙主機控制器接口則是實現主機設備與藍牙模塊之間互操作的控制部件。當在使用藍牙設備的時候尤其是在監控場所，接口控制器在控制數據與計算機的傳輸上就起了至關重要的作用。 論文針對信息技術的發展和開發過程中的實際需要，設計了一個藍牙HCI-UART(Host Controller Interface-Universal Asynchronous Receiver/Transmitter)控制接口的模塊。使用VHDL將其核心功能集成，既可以單獨使用，也可集成到系統芯片中，并且整個設計緊湊、穩定且可靠，其用途廣泛，具有一定的使用價值。 本設計采用TOP-DOWN設計方法，整體上分為UART接口和藍牙主機控制器接口兩部分。首先根據UART和藍牙主機控制器接口的實現原理和設計指標要求進行系統設計，對系統劃分模塊以及各個模塊的信號連接；然后進行模塊設計，設計出每個模塊的功能，并用VHDL語言編寫代碼來實現模塊功能；再使用ISE8.2I自帶的仿真器對各模塊進行功能仿真和時序仿真；最后進行硬件驗證，在Virtex-II開發板上對系統進行功能驗證。實現了發送、接收和波特率發生等功能，驗證了結果，表明設計正確，功能良好，符合設計要求。
上傳時間： 2013-07-13
上傳用戶：wfl_yy
The ISL8540 is a step down DC/DC power switching regulator which accepts 9.0V to 40V input and provi
標簽： Switching Regulator Power DC
上傳時間： 2013-06-07
上傳用戶：shanml
本文主要介紹了基于FPGA的無線信道盲均衡器的設計與實現,在算法上選擇了比較成熟的DDLMS和CMA相結合的算法,結構上采用四路正交FIR濾波器模型.在設計的過程中我們采取了用MATLAB進行算法仿真,VerilogHDL語言進行FPGA設計的策略.在硬件描述語言的設計流程中,信道盲均衡器運用了Top-Down的模塊化設計方法,大大縮短了設計周期,提高了系統的穩定性和可擴展性.測試結果表明均衡器所有的性能指標均達到預定目標,且工作性能良好,均衡效果較為理想,能夠滿足指標要求.本課題所設計和實現的信道盲均衡器,為FPGA芯片設計技術做了有益的探索性嘗試,對今后無線通信系統中的單芯片可編程系統(SOPC)的設計運用有著積極的借鑒意義.
上傳時間： 2013-07-11
上傳用戶：lwwhust
隨著電子技術的不斷發展，各種智能核儀器逐步走向自動化、智能化、數字化和便攜式的方向發展。針對傳統的多道脈沖幅度分析器體積大，人機交互不友好，不方便現場分析等的缺陷[5]。新型的高速、集成度高、界面友好的多道脈沖幅度分析器的陸續出現填補了這一缺點。 隨著電子技術的發展，以ARM為核的處理器技術的應用領域不斷擴大，相比較單片機而言，它的主頻高、運算速度快，可以滿足多道脈沖幅度分析器的苛刻的時間上的要求。而且ARM處理器功耗小，適合于功耗要求比較苛刻的地方，這些方面的特點正好滿足了便攜式多道脈沖幅度分析器野外勘察的要求。同時，由于以ARM為核的處理器具有豐富的外設資源，這樣就簡化了外設電路及芯片的使用，降低了功耗并增強了產品的信賴性。另外，ARM芯片可以方便的移植操作系統，為多道脈沖幅度分析器多任務的管理和并行的處理，甚至硬實時功能的實現提供了前提。而且在ARM平臺使用嵌入式linux操作系統使多道脈沖幅度分析器的軟件易于升級。 智能化和小型化是多道脈沖幅度分析器的發展趨勢。智能化要求系統的自動化程度高、操作簡便、容錯性好。智能化除了需要控制軟件外，還需要軟件命令的執行者即硬件控制電路來實現相應的控制邏輯，兩者的結合才能真正的實現智能化。小型化要求系統的體積小、功耗小、便于攜帶；小型化除了要求采用微功耗的器件，還要求電路板的尺寸盡量的小且所用元件盡量的少，但小型化的同時必須保持系統的智能化，即不能減少智能化所要求的復雜的邏輯和時序的控制功能。為此采用高集成度的ARM芯片實現控制電路能滿意地同時滿足智能化和小型化的要求。在研制的多道脈沖幅度分析器中，幾乎所有的控制都可以用控制芯片來實現，如閾值設定、自動穩譜以及多道數據采集，在節省了元件的數目和電路板的尺寸的同時仍能保持系統的智能化程度。 Linux內核精簡而高效，可修改性強，支持多種體系結構的處理器等，使得它是一個非常適合于嵌入式開發和應用的操作系統。嵌入式Linux可以運行的硬件平臺十分廣泛，從x86、MIPS、POWERPC到ARM，以及其他許多硬件體系結構。目前在世界范圍內，ARM體系結構的SOC逐漸占領32位嵌入式微處理器市場，ARM處理器及技術的應用幾乎已經深入到各個領域，例如：工業控制，無線通訊，網絡，消費類電子，成像等。 本課題采用三星公司生產的ARM(Advanced RISC Machines，先進精簡指令集機器)芯片S3C2410A設計并研制了一種便攜式的核數據采集系統設計方案。利用ARM芯片豐富的外設資源對傳統的多道脈沖幅度分析器進行改進和簡化。系統由前端探測器系統，以及由線性脈沖放大器、甄別電路、控制電路、采樣保持電路組成的前置電路，中央處理器模塊，顯示模塊，用戶交互模塊，存儲模塊，網絡傳輸模塊等多個模塊組成。本設計基于ARM9芯片S3C2410，并在此平臺上移植了嵌入式linux操作系統來進行任務的調度和處理等。 電路板核心板部分設計采用6層PCB板結構，這樣增加了系統可靠性，提高了電磁兼容的穩定性。數據采集系統是多道脈沖幅度分析器的核心，A/D轉換直接使用了S3C2410內置的ADC(Analog to Digital Converter,模數轉換器)，在2.5 MHz的轉換時鐘下最大轉換速度500 KSPS(Kilo-Samples per second,千采樣點每秒)，滿足了系統最低轉換時間≤5 μs的要求，并且控制簡單，簡化了外部接口電路。由于SD(Secure Digital Card，安全數碼卡)卡存儲容量大、攜帶方便、成本低等優點，所以設計中采用其作為外部的數據存儲設備,其驅動部分采用SD卡軟件包，為開發帶來了方便。本設計采用640*480的6.4寸LCD(Liquid Crystal Display，液晶顯示)屏作為人機交互的顯示部分，并且通過Qt/Embedded為系統提供圖形用戶界面的應用框架和窗口系統。其中包括了波形顯示部分和用戶菜單設置部分，這樣方便了用戶操作。系統的數據存取方面是基于SQLite嵌入式小型數據庫而進行的。為了方便數據向上位機的傳輸，系統設計中采用XML(Extensible Markup Language，可擴展標記語言)格式來組織傳輸的數據，通過基于TCP/IP(Transmission Control Protocol/Internet Protocol)協議的Linux下Socket套接字編程，來進行與上位機或PC(Personal Computer,個人計算機或桌面機)等的連接和數據傳輸。
上傳時間： 2013-04-24
上傳用戶：tzl1975
文章介紹了一種在現場可編程門陣列（FPGA）上實現UART 的方法。UART 的波特率可設置調整，工作狀態可讀取。系統結構進行了模塊化分解，使之適應自頂向下（Top-Down）的設計方
上傳時間： 2013-04-24
上傳用戶：cjl42111
本論文采用TOP-DOWN設計方法對PCI總線接口控制器的設計與實現進行了研究,對PCI總線協議做了比較深刻的理解和分析.本論文以PCI總線接口控制器的設計和實現為線索,闡述了PCI總線接口控制器設計、仿真及綜合、驗證的各個步驟,以及PCI板卡驅動程序的編寫和調試.作為PCI接口控制器下一步發展的前瞻性研究,還介紹PCI接口控制器DMA傳輸方式的實現思路及功能模塊劃分.在本論文的研究中,重點分析了PCI總線接口控制器的設計、對PCI總線協議的分析理解是進行PCI總線接口控制器設計的前提,而對PCI總線接口控制器的功能分析和結構劃分是設計的關鍵.本論文在對PCI總線接口控制器的功能分析和結構分析的基礎上,對PCI總線接口控制器的整體設計和子模塊的劃分和實現進行了詳細的分析闡述.通過本論文的研究,完成了PCI總線接口控制器的設計,并且通過編寫測試激勵程序完成了功能仿真,以及布局布線后的時序仿真,并設計了PCB實驗板進行了測試,證明所實現的PCI接口控制器完成了要求的功能.
上傳時間： 2013-04-24
上傳用戶：stvnash
本文主要介紹了基于FPGA的無線信道盲均衡器的設計與實現,在算法上選擇了比較成熟的DDLMS和CMA相結合的算法,結構上采用四路正交FIR濾波器模型.在設計的過程中我們采取了用MATLAB進行算法仿真,VerilogHDL語言進行FPGA設計的策略.在硬件描述語言的設計流程中,信道盲均衡器運用了Top-Down的模塊化設計方法,大大縮短了設計周期,提高了系統的穩定性和可擴展性.測試結果表明均衡器所有的性能指標均達到預定目標,且工作性能良好,均衡效果較為理想,能夠滿足指標要求.本課題所設計和實現的信道盲均衡器,為FPGA芯片設計技術做了有益的探索性嘗試,對今后無線通信系統中的單芯片可編程系統(SOPC)的設計運用有著積極的借鑒意義.
上傳時間： 2013-05-28
上傳用戶：huyiming139
本文以符號多項式理論為基礎，從理論上論證了任意長度比特組合的CRC校驗碼的并行算法，提出了并行CRC計算的數學模型，并且以8位二進制序列(即一個字節)為例，介紹了利用此數學模型計算校驗碼的方法，最后給出了與此算法相對應的VHDL模型。經過對實驗數據的對比分析，表明文中所提并行CRC算法的關鍵路徑延遲和硬件面積都得到了優化，以Top-Down設計方法給出了一種HDLC協議控制器的設計方案，用VHDL語言進行了行為級描述，采用Xilinx公司的FPGA產品進行實現。
上傳時間： 2013-06-09
上傳用戶：s363994250
為了滿足外圍設備之間、外圍設備與主機之間高速數據傳輸，Intel公司于1991年提出PCI(Peripheral Component Interconnect)總線的概念，即周邊器件互連。因為PCI總線具有極高的數據傳輸率，所以在數字圖形、圖像和語音處理以及高速數據采集和處理等方面得到了廣泛的應用。 本論文首先對PCI總線協議做了比較深刻的分析，從設計要求和PCI總線規范入手，采用TOP-DOWN設計方法完成了PCI總線接口從設備控制器FPGA設計的功能定義：包括功能規范、性能要求、系統環境、接口定義和功能描述。其次從簡化設計、方便布局的角度考慮，完成了系統的模塊劃分。并結合設計利用SDRAM控制器來驗證PCI接口電路的性能。 然后通過PCI總線接口控制器的仿真、綜合及硬件驗證的描述介紹了用于FPGA功能驗證的硬件電路系統的設計，驗證系統方案的選擇，并描述了PCI總線接口控制器的布局布線結果以及硬件驗證的電路設計和調試方法。通過編寫測試激勵程序完成了功能仿真，以及布局布線后的時序仿真，并設計了PCB實驗板進行測試，證明所實現的PCI接口控制器完成了要求的功能。 最后，介紹了利用驅動程序開發工具DDK軟件進行軟件設計與開發的過程。完成系統設計及模塊劃分后，使用硬件描述語言(VHDL)描述系統，并驗證設計的正確性。
上傳時間： 2013-07-15
上傳用戶：1134473521
