<abbr id="use4a"></abbr> DSP的使用正呈爆炸式發(fā)展。OFDM、GPS相關(guān)器、FFT、FIR濾波器或H.264之類計算密集型算法在從移動電話到汽車的各種應(yīng)用中都很常見。設(shè)計人員實現(xiàn)DSP有三種選擇：他們可以使用DSP處理器、FPGA或掩膜ASIC。ASIC具有最高的吞吐量、最低的功耗和最低的成本，但其極大的NRE和較長研制周期使其對許多設(shè)計而言并不適用。定制ASIC的研制周期可達(dá)一年之久，比最終產(chǎn)品的使用壽命都長。FPGA已占居較大的市場份額，因為其能提供比DSP處理器更好的吞吐量，而且沒有ASIC的極大NRE和較長研制周期。 因此，常常將基于ARM的MCU和FPGA結(jié)合使用來實現(xiàn)這些設(shè)計，其中FPGA實現(xiàn)設(shè)計的DSP部分。然而，F(xiàn)PGA也有其自身的不足--最突出的是功耗很高(靜態(tài)功耗接近2W)，且性能比ASIC慢。FPGA時鐘用于邏輯執(zhí)行時通常限制為50MHz，而ASIC可以400MHz或更高頻率執(zhí)行邏輯。其他缺點(diǎn)還包括在IP載入基于SRAM的FPGA時安全性還不夠理想，成本也較高。盡管FPGA成本已迅速降低，但價格通常在10,000片左右就不再下降，因此仍比較昂貴。 新型可定制Atmel處理器（CAP）MCU具有的門密度、單元成本、性能和功耗接近基于單元的ASIC，而NRE較低且開發(fā)時間較快。與基于ARM的非可定制標(biāo)準(zhǔn)產(chǎn)品MCU一樣，不需要單獨(dú)的ARM許可。 可定制MCU利用新型金屬可編程單元結(jié)構(gòu)（MPCF）ASIC技術(shù)，其門密度介于170K門/mm2與210K門/mm2之間，與基于單元的ASIC相當(dāng)。例如，實現(xiàn)D觸發(fā)器（DFF）的MPCF單元與標(biāo)準(zhǔn)的單元DFF都使用130nm的工藝，所用面積差不多相同。
上傳時間： 2013-10-29
上傳用戶：xymbian
在開放式數(shù)控系統(tǒng)結(jié)構(gòu)模型的基礎(chǔ)上，研究了基于ISA總線的DSP通信控制原理。采用中斷方式完成了PC機(jī)和DSP之間的通信。介紹了以DriverWorks為工具開發(fā)ISA設(shè)備WDM驅(qū)動程序的方法，探討了中斷處理、驅(qū)動程序與應(yīng)用程序之間的通信,簡要說明了驅(qū)動程序的安裝與調(diào)試。通過調(diào)試,系統(tǒng)設(shè)計運(yùn)行穩(wěn)定。 Abstract: The ISA bus and DSP correspondence control principle is investigated in the basis of the existing open architecture numerical control system.The interrupt method is used to realize the communication between PC and DSP based on the ISA bus.The methods of WDM driver exploitation for ISA device using Driver Works are introduced.The main process of driver program and the keys such as handle interrupt and the communication between the drivers and application are presented.And how to debug and install the drive is explained.
上傳時間： 2013-11-04
上傳用戶：kang1923
dsPIC30F數(shù)字信號控制器單片機(jī)和DSP領(lǐng)域的最佳選擇 什么是數(shù)字信號控制器 數(shù)字信號控制器（DSC）是單片機(jī)嵌入式控制器，它輕松集成了單片機(jī)（MCU）的控制功能以及數(shù)字信號處理器（DSP）的計算功能和數(shù)據(jù)吞吐能力。
上傳時間： 2013-12-23
上傳用戶：小儒尼尼奧
Virtex-5, Spartan-DSP FPGAs Application Note This application note demonstrates how efficient implementations of Digital Up Converters(DUC) and Digital Down Converters (DDC) can be done by leveraging the Xilinx DSP IPportfolio for increased productivity and reduced time to development. Step-by-step instruction is given on how to perform system-level trade off analysis and develop the most efficient FPGA implementation, thus allowing engineers a flexible, low-cost and low-power alternative to ASSP technologies.
標(biāo)簽： Spartan-DSP Virtex FPGAs Ap
上傳時間： 2013-10-23
上傳用戶：raron1989
當(dāng)今集成電路設(shè)計已經(jīng)進(jìn)入 SOC 時代，于是各公司針對自己的設(shè)計需求挑選一款性價比較高的處理器作為內(nèi)核是一件非常重要的事情。下面將介紹一款集成了DSP 和MCU 功能的處理器ZSP neo 。ZSP neo 是一類新型的處理器，它在一個的內(nèi)核中集成了DSP 和MCU 的功能。對于那些需要比現(xiàn)有8 位微控制器更高的控制處理性能，而又無需32 位微控制器的對成本敏感的應(yīng)用來說，ZSP neo 是一個理想的選擇。ZSP neo 針對其性能要求采用了相應(yīng)的架構(gòu)：·采用基于 RISC 的架構(gòu)：處理器具有靜態(tài)分支預(yù)測功能；所以程序員設(shè)計程序時無需考慮跳轉(zhuǎn)延時?！げ捎昧?Load-Store 架構(gòu)：處理器對存儲器的操作使用 load 和store 指令；操作不直接發(fā)生在存儲器中。所有其他指令均為寄存器-寄存器操作；使用寄存器節(jié)省了存儲器帶寬。采用多種load/store 指令，這樣優(yōu)化了存儲器操作；同時支持32 位和16 位的數(shù)據(jù)操作。處理器允許前推的靈活架構(gòu)；功能單元的結(jié)果能夠在下個周期無條件地被其他功能單元使用。
上傳時間： 2013-10-19
上傳用戶：奔跑的雪糕
TI DSP的發(fā)展同集成電路的發(fā)展一樣,新的DSP都是3.3V的,但目前還有許多外圍電路是5V的,因此在DSP系統(tǒng)中,經(jīng)常有5V和3.3V的DSP混接問題。在這些系統(tǒng)中,應(yīng)注意： 1)DSP輸出給5V的電路（如D/A）,無需加任何緩沖電路,可以直接連接。 2)DSP輸入5V的信號（如A/D）,由于輸入信號的電壓>4V,超過了DSP的電源電壓,DSP的外部信號沒有保護(hù)電路,需要加緩沖,如74LVC245等,將5V信號變換成3.3V的信號。 3)仿真器的JTAG口的信號也必須為3.3V,否則有可能損壞DSP。
上傳時間： 2013-10-16
上傳用戶：gxy670166755
本文介紹一種實現(xiàn)TMS320F240 DSP與C51單片機(jī)串行通訊的方法。詳細(xì)說明了TMS320F240 DSP與C51單片機(jī)的硬件構(gòu)成和軟件設(shè)置等問題。
上傳時間： 2013-11-24
上傳用戶：1234567890qqq
基于單DSP的VoIP模擬電話適配器研究與實現(xiàn):提出和實現(xiàn)了一種新穎的基于單個通用數(shù)字信號處理器(DSP)的VoIP模擬電話適配器方案。DSP的I/O和存儲資源非常有限，通常適于運(yùn)算密集型應(yīng)用，不適宜控制密集型應(yīng)用[5]。該系統(tǒng)高效利用單DSP的I/O和片內(nèi)外存儲器資源，采用μC/OS-II嵌入式實時操作系統(tǒng)，支持SIP和TCP-UDP/IP協(xié)議，通過LAN或者寬帶接入，使普通電話機(jī)成為Internet終端，實現(xiàn)IP電話。該系統(tǒng)軟硬件結(jié)構(gòu)緊湊高效，運(yùn)行穩(wěn)定，成本低，具有廣闊的應(yīng)用前景。關(guān)鍵詞：模擬電話適配器；IP電話；數(shù)字信號處理器；μC/OS-II 【Abstract】This paper presents a VoIP ATA solution based on a single digital signal processor (DSP). DSPs are suitable for arithmetic-intensiveapplication and unsuitable for control-intensive application because of the limitation of I/O and memory resources. This solution is based on a 16-bitfixed-point DSP and μC/OS-II embedded real-time operating system. It makes good use of the limited resources, supports SIP and TCP-UDP/IPprotocol. It can connect the analog telephone to Internet and realize the VoIP application. This system has a great future for its high efficiency andlow cost.【Key words】Analog telephone adapter (ATA); Voice over Internet protocol (VoIP); Digital signal processor (DSP); μC/OS-II Research and Implementation of VoIPATA Based on Single DSP
上傳時間： 2013-11-20
上傳用戶：Wwill
《DSP嵌入式系統(tǒng)開發(fā)典型案例》
標(biāo)簽： DSP 嵌入式 典型 系統(tǒng)開發(fā)
上傳時間： 2014-12-28
上傳用戶：epson850
采用基于TI公司高性能Davinci系列TMS320DM6437處理器的SEED-DEC6437 EVM板作為主要硬件平臺，在DSP開發(fā)環(huán)境CCS3.3中采用C語言和匯編語言混合編程實現(xiàn)運(yùn)動估計算法的DSP移植，并加入人機(jī)接口，使用DSP/BIOS調(diào)度多個任務(wù)，從而實現(xiàn)了從軟件平臺到硬件平臺的移植，成功搭建了一個基于運(yùn)動估計算法的DSP應(yīng)用系統(tǒng)。研究結(jié)果表明，使用DSP平臺可以使得運(yùn)動估計算法的實時性更好。
標(biāo)簽： DSP 264 運(yùn)動估計 算法研究
上傳時間： 2014-11-18
上傳用戶：萍水相逢
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<abbr id="u2iiy"></abbr>