電話計(jì)費(fèi)器的verilog實(shí)現(xiàn)。基于fpga的電話計(jì)費(fèi)器實(shí)現(xiàn)。完成撥打電話自動(dòng)計(jì)費(fèi)的功能
標(biāo)簽： verilog fpga 電話計(jì)費(fèi)器 電話
上傳時(shí)間： 2016-05-10
上傳用戶：cc1015285075
這是我寫的一個(gè)關(guān)于fpga verilog的程序希望有對(duì)初學(xué)著有幫助
標(biāo)簽： verilog fpga 程序
上傳時(shí)間： 2013-12-25
上傳用戶：924484786
基于QUARTUSII軟件 實(shí)現(xiàn)FPGA（ATERA CYCLONE II系列）與SD卡SD模式通信 所用語言位verilog HDL
標(biāo)簽： QUARTUSII CYCLONE verilog ATERA
上傳用戶：qilin
verilog語言 利用FPGA控制SDRAM，相信很多朋友都需要 快下載吧
標(biāo)簽： verilog SDRAM FPGA 語言
上傳時(shí)間： 2016-06-06
FPGA實(shí)現(xiàn)DSP的Verilog 示例
標(biāo)簽： Verilog FPGA DSP
上傳時(shí)間： 2013-12-08
上傳用戶：1427796291
運(yùn)行在FPGA上的Verilog程序，實(shí)現(xiàn)對(duì)ADC的控制。在控制模塊提供的時(shí)鐘及控制信號(hào)下工作，完成模擬信號(hào)的量化和編碼。
標(biāo)簽： Verilog FPGA 運(yùn)行 程序
上傳時(shí)間： 2014-01-19
上傳用戶：3到15
基于FPGA的交通燈系統(tǒng)控制程序。用的是verilog.
標(biāo)簽： verilog FPGA 交通燈 系統(tǒng)控制
上傳時(shí)間： 2014-02-16
上傳用戶：hwl453472107
無線通信fpga設(shè)計(jì)matlab、verilog代碼
標(biāo)簽： verilog matlab fpga 無線通信
上傳時(shí)間： 2016-06-23
上傳用戶：CHENKAI
用verilog編程實(shí)現(xiàn)的基于FPGA的AD數(shù)據(jù)采集程序
標(biāo)簽： verilog FPGA 編程實(shí)現(xiàn) 數(shù)據(jù)采集
上傳時(shí)間： 2014-01-07
上傳用戶：yoleeson
verilog編寫基于fpga的DDS實(shí)現(xiàn)
標(biāo)簽： verilog fpga DDS 編寫
上傳時(shí)間： 2013-12-20
上傳用戶：ruan2570406
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<li id="4eg2g"></li>
