成人午夜视频福利,9色国产精品,精品国产免费人成网站

gate

100-15V TO 12V DCDC 原理圖 PCB BOM表

高的工作電壓高達100V N雙N溝道MOSFET同步驅動 The D810DCDC is a synchronous step-down switching regulator controller that can directly step-down voltages from up to 100V, making it ideal for telecom and automotive applications. The D810DCDC uses a constant on-time valley current control architecture to deliver very low duty cycles with accurate cycle-by-cycle current limit, without requiring a sense resistor. A precise internal reference provides 0.5% DC accuracy. A high bandwidth (25MHz) error amplifi er provides very fast line and load transient response. Large 1Ω gate drivers allow the D810DCDC to drive multiple MOSFETs for higher current applications. The operating frequency is selected by an external resistor and is compensated for variations in VIN and can also be synchronized to an external clock for switching-noise sensitive applications. Integrated bias control generates gate drive power from the input supply during start-up and when an output shortcircuit occurs, with the addition of a small external SOT23 MOSFET. When in regulation, power is derived from the output for higher effi ciency.

標簽： DCDC 100 12V BOM

上傳時間： 2013-10-24

上傳用戶：wd450412225
MCS-51單片機應用設計

本書從應用的角度，詳細地介紹了MCS-51單片機的硬件結構、指令系統、各種硬件接口設計、各種常用的數據運算和處理程序及接口驅動程序的設計以及MCS-51單片機應用系統的設計，并對MCS-51單片機應用系統設計中的抗干擾技術以及各種新器件也作了詳細的介紹。本書突出了選取內容的實用性、典型性。書中的應用實例，大多來自科研工作及教學實踐，且經過檢驗，內容豐富、翔實。　　本書可作為工科院校的本科生、研究生、專科生學習MCS-51單片機課程的教材，也可供從事自動控制、智能儀器儀表、測試、機電一體化以及各類從事MCS-51單片機應用的工程技術人員參考。第一章　單片微型計等機概述　　1.1　單片機的歷史及發展概況　　1.2　單片機的發展趨勢　　1.3　單片機的應用　　1.3.1　單片機的特點　　1.3.2　單片機的應用范圍　　1.4　8位單片機的主要生產廠家和機型　　1.5　MCS-51系列單片機第二章　MCS-51單片機的硬件結構　　2.1　MCS-51單片機的硬件結構　　2.2　MCS-51的引腳　　2.2.1　電源及時鐘引腳　　2.2.2　控制引腳　　2.2.3　I/O口引腳　　2.3　MCS-51單片機的中央處理器（CPU）　　2.3.1　運算部件　　2.3.2　控制部件　　2.4　MCS-51存儲器的結構　　2.4.1　程序存儲器　　2.4.2　內部數據存儲器　　2.4.3　特殊功能寄存器（SFR）　　2.4.4　位地址空間　　2.4.5　外部數據存儲器　　2.5　I/O端口　　2.5.1　I/O口的內部結構　　2.5.2　I／O口的讀操作　　2.5.3　I／O口的寫操作及負載能力　　2.6　復位電路　　2.6.1　復位時各寄存器的狀態　　2.6.2　復位電路　　2.7　時鐘電路　　2.7.1　內部時鐘方式　　2.7.2　外部時鐘方式　　2.7.3　時鐘信號的輸出第三章　MCS-51的指令系統　　3.1　MCS-51指令系統的尋址方式　　3.1.1　寄存器尋址　　3.1.2　直接尋址　　3.1.3　寄存器間接尋址　　3.1.4　立即尋址　　3.1.5　基址寄存器加變址寄存器間址尋址　　3.2　MCS-51指令系統及一般說明　　3.2.1　數據傳送類指令　　3.2.2　算術操作類指令　　3.2.3　邏輯運算指令　　3.2.4　控制轉移類指令　　3.2.5　位操作類指令第四章　MCS-51的定時器/計數器　　4.1　定時器／計數器的結構　　4.1.1　工作方式控制寄存器TMOD 　　4.1.2　定時器／計數器控制寄存器TCON 　　4.2　定時器／計數器的四種工作方式　　4.2.1　方式0 　　4.2.2　方式1 　　4.2.3　方式2 　　4.2.4　方式3 　　4.3　定時器／計數器對輸入信號的要求　　4.4　定時器／計數器編程和應用　　4.4.1　方式o應用（1ms定時）　　4.4.2　方式1應用　　4.4.3　方式2計數方式　　4.4.4　方式3的應用　　4.4.5　定時器溢出同步問題　　4.4.6　運行中讀定時器／計數器　　4.4.7　門控制位gate的功能和使用方法（以T1為例）第五章　MCS-51的串行口　　5.1　串行口的結構　　5.1.1　串行口控制寄存器SCON 　　5.1.2　特殊功能寄存器PCON 　　5.2　串行口的工作方式　　5.2.1　方式0 　　5.2.2　方式1 　　5.2.3　方式2 　　5.2.4　方式3 　　5.3　多機通訊　　5.4　波特率的制定方法　　5.4.1　波特率的定義　　5.4.2　定時器T1產生波特率的計算　　5.5　串行口的編程和應用　　5.5.1　串行口方式1應用編程（雙機通訊）　　5.5.2　串行口方式2應用編程　　5.5.3　串行口方式3應用編程（雙機通訊）第六章　MCS-51的中斷系統　　6.1　中斷請求源　　6.2　中斷控制　　6.2.1　中斷屏蔽　　6.2.2　中斷優先級優　　6.3　中斷的響應過程　　6.4　外部中斷的響應時間　　6.5　外部中斷的方式選擇　　6.5.1　電平觸發方式　　6.5.2　邊沿觸發方式　　6.6　多外部中斷源系統設計　　6.6.1　定時器作為外部中斷源的使用方法　　6.6.2　中斷和查詢結合的方法　　6.6.3　用優先權編碼器擴展外部中斷源第七章　MCS-51單片機擴展存儲器的設計　　7.1　概述　　7.1.1　只讀存儲器　　7.1.2　可讀寫存儲器　　7.1.3　不揮發性讀寫存儲器　　7.1.4　特殊存儲器　　7.2　存儲器擴展的基本方法　　7.2.1　MCS-51單片機對存儲器的控制　　7.2.2　外擴存儲器時應注意的問題　　7.3　程序存儲器EPROM的擴展　　7.3.1　程序存儲器的操作時序　　7.3.2　常用的EPROM芯片　　7.3.3　外部地址鎖存器和地址譯碼器　　7.3.4　典型EPROM擴展電路　　7.4　靜態數據存儲的器擴展　　7.4.1　外擴數據存儲器的操作時序　　7.4.2　常用的SRAM芯片　　7.4.3　64K字節以內SRAM的擴展　　7.4.4　超過64K字節SRAM擴展　　7.5　不揮發性讀寫存儲器擴展　　7.5.1　EPROM擴展　　7.5.2　SRAM掉電保護電路　　7.6　特殊存儲器擴展　　7.6.1　雙口RAMIDT7132的擴展　　7.6.2　快擦寫存儲器的擴展　　7.6.3　先進先出雙端口RAM的擴展第八章　MCS-51擴展I/O接口的設計　　8.1　擴展概述　　8.2　MCS-51單片機與可編程并行I／O芯片8255A的接口　　8.2.1　8255A芯片介紹　　8.2.2　8031單片機同8255A的接口　　8.2.3　接口應用舉例　　8.3　MCS-51與可編程RAM/IO芯片8155H的接口　　8.3.1　8155H芯片介紹　　8.3.2　8031單片機與8155H的接口及應用　　8.4　用MCS-51的串行口擴展并行口　　8.4.1　擴展并行輸入口　　8.4.2　擴展并行輸出口　　8.5　用74LSTTL電路擴展并行I/O口　　8.5.1　用74LS377擴展一個8位并行輸出口　　8.5.2　用74LS373擴展一個8位并行輸入口　　8.5.3　MCS-51單片機與總線驅動器的接口　　8.6　MCS-51與8253的接口　　8.6.1　邏輯結構與操作編址　　8.6.2　8253工作方式和控制字定義　　8.6.3　8253的工作方式與操作時序　　8.6.4　8253的接口和編程實例第九章　MCS-51與鍵盤、打印機的接口　　9.1　LED顯示器接口原理　　9.1.1　LED顯示器結構　　9.1.2　顯示器工作原理　　9.2　鍵盤接口原理　　9.2.1　鍵盤工作原理　　9.2.2　單片機對非編碼鍵盤的控制方式　　9.3　鍵盤/顯示器接口實例　　9.3.1　利用8155H芯片實現鍵盤／顯示器接口　　9.3.2　利用8031的串行口實現鍵盤／顯示器接口　　9.3.3　利用專用鍵盤／顯示器接口芯片8279實現鍵盤／顯示器接口　　9.4　MCS-51與液晶顯示器（LCD）的接口　　9.4.1　LCD的基本結構及工作原理　　9.4.2　點陣式液晶顯示控制器HD61830介紹　　9.5　MCS-51與微型打印機的接口　　9.5.1　MCS-51與TPμp－40A/16A微型打印機的接口　　9.5.2　MCS-51與GP16微型打印機的接口　　9.5.3　MCS-51與PP40繪圖打印機的接口　　9.6　MCS-51單片機與BCD碼撥盤的接口設計　　9.6.1　BCD碼撥盤　　9.6.2　BCD碼撥盤與單片機的接口　　9.6.3　撥盤輸出程序　　9.7　MCS-51單片機與CRT的接口　　9.7.1　SCIBCRT接口板的主要特點及技術參數　　9.7.2　SCIB接口板的工作原理　　9.7.3　SCIB與MCS-51單片機的接口　　9.7.4　SCIB的CRT顯示軟件設計方法第十章　MCS-51與D/A、A/D的接口　　10.1　有關DAC及ADC的性能指標和選擇要點　　10.1.1　性能指標　　10.1.2　選擇ABC和DAC的要點　　10.2　MCS-51與DAC的接口　　10.2.1　MCS-51與DAC0832的接口　　10.2.2　MCS-51同DAC1020及DAC1220的接口　　10.2.3　MCS-51同串行輸入的DAC芯片AD7543的接口　　10.3　MCS-51與ADC的接口　　10.3.1　MCS-51與5G14433（雙積分型）的接口　　10.3.2　MCS-51與ICL7135（雙積分型）的接口　　10.3.3　MCS-51與ICL7109（雙積分型）的接口　　10.3.4　MCS-51與ADC0809（逐次逼近型）的接口　　10.3.5　8031AD574（逐次逼近型）的接口　　10.4　V/F轉換器接口技術　　10.4.1　V／F轉換器實現A／D轉換的方法　　10.4.2　常用V／F轉換器LMX31簡介　　10.4.3　V／F轉換器與MCS-51單片機接口　　10.4.4　LM331應用舉例第十一章　標準串行接口及應用　　11.1　概述　　11.2　串行通訊的接口標準　　11.2.1　RS-232C接口　　11.2.2　RS-422A接口　　11.2.3　RS-485接口　　11.2.4　各種串行接口性能比較　　11.3　雙機串行通訊技術　　11.3.1　單片機雙機通訊技術　　11.3.2　PC機與8031單片機雙機通訊技術　　11.4　多機串行通訊技術　　11.4.1　單片機多機通訊技術　　11.4.2　IBM-PC機與單片機多機通訊技術　　11.5　串行通訊中的波特率設置技術　　11.5.1　IBM－PC/XT系統中波特率的產生　　11.5.2　MCS-51單片機串行通訊波特率的確定　　11.5.3　波特率相對誤差范圍的確定方法　　11.5.4　SMOD位對波特率的影響第十二章　MCS-51的功率接口　　12.1　常用功率器件　　12.1.1　晶閘管　　12.1.2　固態繼電器　　12.1.3　功率晶體管　　12.1.4　功率場效應晶體管　　12.2　開關型功率接口　　12.2.1　光電耦合器驅動接口　　12.2.2　繼電器型驅動接口　　12.2.3　晶閘管及脈沖變壓器驅動接口第十三章　MCS-51單片機與日歷的接口設計　　13.1　概述　　13.2　MCS-51單片機與實時日歷時鐘芯片MSM5832的接口設計　　13.2.1　MSM5832性能及引腳說明　　13.2.2　MSM5832時序分析　　13.2.3　8031單片機與MSM5832的接口設計　　13.3　MCS-51單片機與實時日歷時鐘芯片MC146818的接口設計　　13.3.1　MC146818性能及引腳說明　　13.3.2　MC146818芯片地址分配及各單元的編程　　13.3.3　MC146818的中斷　　13.3.4　8031單片機與MC146818的接口電路設計　　13.3.5　8031單片機與MC146818的接口軟件設計第十四章　MCS-51程序設計及實用子程序　　14.1　查表程序設計　　14.2　散轉程序設計　　14.2.1　使用轉移指令表的散轉程序　　14.2.2　使用地地址偏移量表的散轉程序　　14.2.3　使用轉向地址表的散轉程序　　14.2.4　利用RET指令實現的散轉程序　　14.3　循環程序設計　　14.3.1　單循環　　14.3.2　多重循環　　14.4　定點數運算程序設計　　14.4.1　定點數的表示方法　　14.4.2　定點數加減運算　　14.4.3　定點數乘法運算　　14.4.4　定點數除法　　14.5　浮點數運算程序設計　　14.5.1　浮點數的表示　　14.5.2　浮點數的加減法運算　　14.5.3　浮點數乘除法運算　　14.5.4　定點數與浮點數的轉換　　14.6　碼制轉換　　……

標簽： MCS 51 單片機應用設計

上傳時間： 2013-11-06

上傳用戶：xuanjie
基于8098單片機的SPWM變頻調速系統

　　數字控制的交流調速系統所選用的微處理器、功率器件及產生PWM波的方法是影響交流調速系統性能好壞的直接因素。在介紹了正弦脈寬調制(SPWM)技術的基礎上，設計了一種以8098單片機作為控制器，以智能功率模塊IPM為開關器件的變頻調速系統。通過軟件編程，產生正弦脈沖寬度調制波形來控制絕緣柵雙極晶體管的導通和關斷，從而達到控制異步電動機轉速的目的。實驗結果表明，該系統可調頻率調電壓，穩定度高，調速范圍寬，具有較強的實用價值　　Abstract: 　　AC variable speed with digital control systems used microprocessors， power devices and generate PWM wave is the direct factors of affecting the performance AC speed regulation system. On the basis of introducing the sinusoidal pulse width modulation (SPWM) technology，this paper designed variable speed system which used 8098 as a controller， intelligent power module IPM as switching device. Through software programming， resulting in sinusoidal pulse width modulation waveform to control the insulated gate bipolar transistor turn on and off， so as to achieve the purpose of speed control of induction motors. Experimental results show that the system can adjust frequency modulation voltage， high stability， wide speed range， has a strong practical value.

標簽： 8098 SPWM 單片機變頻調速系統

上傳時間： 2013-11-14

上傳用戶：ynwbosss
MCU(單片機)對可控硅的控制

MCU(單片機)對可控硅的控制:交流市電控制――ＭＣＵ對可控硅的控制郭江辛 07-23-03在用可控硅對交流市電控制中，主要注意以下幾個方面：一，同步信號（弄不好都會產生不均勻的斬波，控制白熾燈表現為燈閃）1) 清楚同步信號在交流周期中的位置,最好在交流零點選取.在一些阻容降壓對MCU 供電電路中,最好直接在交流電源兩端取同步信號（過零點）,以避免計算阻容產生的象移(PHASE SHIFT)2) 同步信號要穩定二，控制信號（弄不好則可控硅不能通，或一直通）1）可控硅斷路時，可控硅控制極（gate）最好是開路，沒有開極的MCU可加如下電路：

標簽： MCU 單片機可控硅控制

上傳時間： 2014-05-05

上傳用戶：comer1123
微型計算機課程設計論文—通用微機發聲程序的匯編設計

微型計算機課程設計論文—通用微機發聲程序的匯編設計本文講述了在微型計算機中利用可編程時間間隔定時器的通用發聲程序設計，重點講述了程序的發聲原理，節拍的產生，按節拍改變的動畫程序原理，并以設計一個簡單的樂曲評分程序為引子，分析程序設計的細節。關鍵字：微機 8253 通用發聲程序動畫技術直接寫屏 1. 可編程時間間隔定時器8253在通用個人計算機中，有一個可編程時間間隔定時器8253，它能夠根據程序提供的計數值和工作方式,產生各種形狀和各種頻率的計數/定時脈沖,提供給系統各個部件使用。本設計是利用計算機控制發聲的原理,編寫演奏樂曲的程序。在8253/54定時器內部有3個獨立工作的計數器:計數器0,計數器1和計數器2,每個計數器都分配有一個斷口地址,分別為40H,41H和42H.8253/54內部還有一個公用的控制寄存器,端地址為43H.端口地址輸入到8253/54的CS,AL,A0端,分別對3個計數器和控制器尋址. 對8353/54編程時,先要設定控制字,以選擇計數器,確定工作方式和計數值的格式.每計數器由三個引腳與外部聯系,見教材第320頁圖9-1.CLK為時鐘輸入端,gate為門控信號輸入端,OUT為計數/定時信號輸入端.每個計數器中包含一個16位計數寄存器,這個計數器時以倒計數的方式計數的,也就是說,從計數初值逐次減1,直到減為0為止. 8253/54的三個計數器是分別編程的,在對任一個計數器編程時,必須首先講控制字節寫入控制寄存器.控制字的作用是告訴8253/54選擇哪個計數器工作,要求輸出什么樣的脈沖波形.另外,對8253/54的初始化工作還包括,向選定的計數器輸入一個計數初值,因為這個計數值可以是8為的,也可以是16為的,而8253/5的數據總線是8位的,所以要用兩條輸出指令來寫入初值.下面給出8253/54初始化程序段的一個例子,將計數器2設定為方式3,(關于計數器的工作方式參閱教材第325—330頁)計數初值為65536. MOV AL,10110110B ;選擇計數器2,按方式3工作,計數值是二進制格式 OUT 43H,AL ; j將控制字送入控制寄存器 MOV AL,0 ;計數初值為0 OUT 42H,AL ;將計數初值的低字節送入計數器2 OUT 42H,AL ;將計數初值的高字節送入計數器2 在IBM PC中8253/54的三個時鐘端CLK0,CLK1和CLK2的輸入頻率都是1.1931817MHZ. PC機上的大多數I/O都是由主板上的8255(或8255A)可編程序外圍接口芯片(PPI)管理的.關于8255A的結構和工作原理及應用舉例參閱教材第340—373頁.教材第364頁的”PC/XT機中的揚聲器接口電路”一節介紹了揚聲器的驅動原理,并給出了通用發聲程序.本設計正是基于這個原理,通過編程,控制加到揚聲器上的信號的頻率,奏出樂曲的.2．發聲程序的設計下面是能產生頻率為f的通用發聲程序:MOV AL, 10110110B ;8253控制字:通道2,先寫低字節,后寫高字節 ;方式3,二進制計數OUT 43H, AL ;寫入控制字MOV DX, 0012H ;被除數高位MOV AX, 35DEH ;被除數低位 DIV ID ;求計數初值n,結果在AX中OUT 42H, AL ;送出低8位MOV AL, AHOUT 42H,AL ;送出高8位IN AL, 61H ;讀入8255A端口B的內容MOV AH, AL ;保護B口的原狀態OR AL, 03H ;使B口后兩位置1,其余位保留OUT 61H,AL ;接通揚聲器,使它發聲

標簽： 微型計算機發聲程序論文微機

上傳時間： 2013-10-17

上傳用戶：sunjet
Create a 1-Wire Master with Xilinx PicoBlaze

Abstract: Designers who must interface 1-Wire temperature sensors with Xilinx field-programmable gate arrays(FPGAs) can use this reference design to drive a DS28EA00 1-Wire slave device. The downloadable softwarementioned in this document can also be used as a starting point to connect other 1-Wire slave devices. The systemimplements a 1-Wire master connected to a UART and outputs temperature to a PC from the DS28EA00 temperaturesensor. In addition, high/low alarm outputs are displayed from the DS28EA00 PIO pins using LEDs.

標簽： PicoBlaze Create Master Xilinx

上傳時間： 2013-11-05

上傳用戶：a6697238
Verilog_HDL的基本語法詳解（夏宇聞版）

Verilog_HDL的基本語法詳解（夏宇聞版）:Verilog HDL是一種用于數字邏輯電路設計的語言。用Verilog HDL描述的電路設計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結構描述的語言。這也就是說，既可以用電路的功能描述也可以用元器件和它們之間的連接來建立所設計電路的Verilog HDL模型。Verilog模型可以是實際電路的不同級別的抽象。這些抽象的級別和它們對應的模型類型共有以下五種：　　系統級（system）：用高級語言結構實現設計模塊的外部性能的模型。　　算法級（algorithm）：用高級語言結構實現設計算法的模型。　　RTL級（Register Transfer Level）：描述數據在寄存器之間流動和如何處理這些數據的模型。　　門級（gate-level）：描述邏輯門以及邏輯門之間的連接的模型。　　開關級（switch-level）：描述器件中三極管和儲存節點以及它們之間連接的模型。　　一個復雜電路系統的完整Verilog HDL模型是由若干個Verilog HDL模塊構成的，每一個模塊又可以由若干個子模塊構成。其中有些模塊需要綜合成具體電路，而有些模塊只是與用戶所設計的模塊交互的現存電路或激勵信號源。利用Verilog HDL語言結構所提供的這種功能就可以構造一個模塊間的清晰層次結構來描述極其復雜的大型設計，并對所作設計的邏輯電路進行嚴格的驗證。　　Verilog HDL行為描述語言作為一種結構化和過程性的語言，其語法結構非常適合于算法級和RTL級的模型設計。這種行為描述語言具有以下功能：　　· 可描述順序執行或并行執行的程序結構。　　· 用延遲表達式或事件表達式來明確地控制過程的啟動時間。　　· 通過命名的事件來觸發其它過程里的激活行為或停止行為。　　· 提供了條件、if-else、case、循環程序結構。　　· 提供了可帶參數且非零延續時間的任務（task）程序結構。　　· 提供了可定義新的操作符的函數結構（function）。　　· 提供了用于建立表達式的算術運算符、邏輯運算符、位運算符。　　· Verilog HDL語言作為一種結構化的語言也非常適合于門級和開關級的模型設計。因其結構化的特點又使它具有以下功能：　　- 提供了完整的一套組合型原語（primitive）; 　　- 提供了雙向通路和電阻器件的原語; 　　- 可建立MOS器件的電荷分享和電荷衰減動態模型。　　Verilog HDL的構造性語句可以精確地建立信號的模型。這是因為在Verilog HDL中，提供了延遲和輸出強度的原語來建立精確程度很高的信號模型。信號值可以有不同的的強度，可以通過設定寬范圍的模糊值來降低不確定條件的影響。　　Verilog HDL作為一種高級的硬件描述編程語言，有著類似C語言的風格。其中有許多語句如：if語句、case語句等和C語言中的對應語句十分相似。如果讀者已經掌握C語言編程的基礎，那么學習Verilog HDL并不困難，我們只要對Verilog HDL某些語句的特殊方面著重理解，并加強上機練習就能很好地掌握它，利用它的強大功能來設計復雜的數字邏輯電路。下面我們將對Verilog HDL中的基本語法逐一加以介紹。

標簽： Verilog_HDL

上傳時間： 2013-11-23

上傳用戶：青春給了作業95
WP200-將Spartan-3 FPGA用作遠程數碼相機的低成本控制器

The introduction of Spartan-3™ devices has createdmultiple changes in the evolution of embedded controldesigns and pushed processing capabilities to the “almostfreestage.” With these new FPGAs falling under $20, involume, with over 1 million system gates, and under $5for 100K gate-level units, any design with programmablelogic has a readily available 8- or 16-bit processor costingless than 75 cents and 32-bit processor for less than $1.50.

標簽： Spartan FPGA 200 WP

上傳時間： 2013-12-10

上傳用戶：zgu489
WP312-Xilinx新一代28nm FPGA技術簡介

Xilinx Next Generation 28 nm FPGA Technology Overview Xilinx has chosen 28 nm high-κ metal gate (HKMG) highperformance,low-power process technology and combined it with a new unified ASMBL™ architecture to create a new generation of FPGAs that offer lower power and higher performance. These devices enable unprecedented levels of integration and bandwidth and provide system architects and designers a fully programmable alternative to ASSPs and ASICs.

標簽： Xilinx FPGA 312 WP

上傳時間： 2014-12-28

上傳用戶：zhang97080564
CPLD和FPGA設計介紹

Field Programmable gate Arrays (FPGAs) are becoming a critical part of every system design. Many vendors offer many different architectures and processes. Which one is right for your design? How do you design one of these so that it works correctly and functions as you expect in your entire system? These are the questions that this paper sets out to answer.

標簽： CPLD FPGA

上傳時間： 2013-10-29

上傳用戶：lixqiang