使用vhdl語言在altera公司的up3板上產(chǎn)生vga信號，里面有詳細(xì)的解析和說明，是一個很好的教程。
標(biāo)簽： altera vhdl up3 vga
上傳時間： 2013-12-08
上傳用戶：yuanyuan123
使用vhdl語言在altera公司的up3板上產(chǎn)生vga信號，里面有詳細(xì)的解析和說明，是一個很好的教程。和上一個文件razzle差不多，但是產(chǎn)生的效果不一樣。
上傳時間： 2014-01-17
上傳用戶：csgcd001
是一個用vhdl語言編寫的pwm程序，可以方便地用來和nios連接，實(shí)現(xiàn)對nios的功能擴(kuò)展。
標(biāo)簽： vhdl pwm 語言 編寫
上傳時間： 2015-04-04
上傳用戶：xiaohuanhuan
DDR控制器的VHDL源代碼.采用FPGA實(shí)現(xiàn)DDR接口控制器,適用于Altera的FPGA,最高頻率可到100M
標(biāo)簽： FPGA DDR Altera 100M
上傳時間： 2014-12-02
上傳用戶：bcjtao
VHDL小程序（本人的一些小成績哦，希望對大家有幫助）
標(biāo)簽： VHDL 程序
上傳時間： 2013-12-06
上傳用戶：bibirnovis
VHDL語言應(yīng)用實(shí)例,計數(shù)器的設(shè)計,用GENERATE語句實(shí)現(xiàn)
標(biāo)簽： GENERATE VHDL 語言 應(yīng)用實(shí)例
上傳時間： 2015-04-05
上傳用戶：cjl42111
VHDL幾個設(shè)計實(shí)例,用WHEN ELSE 語句實(shí)現(xiàn)條件賦值等
標(biāo)簽： VHDL ELSE WHEN 設(shè)計實(shí)例
上傳時間： 2014-01-18
上傳用戶：fandeshun
步進(jìn)電機(jī)控制器,控制電機(jī)的VHDL源程序
標(biāo)簽： VHDL 步進(jìn)電機(jī) 控制器 控制
上傳時間： 2013-12-10
上傳用戶：時代電子小智
用VHDL實(shí)現(xiàn)的鍵盤掃描程序 可以稍微修改就可使用
標(biāo)簽： VHDL 鍵盤掃描程序 修改
上傳用戶：zhaoq123
程序主要是用硬件描述語言（VHDL）實(shí)現(xiàn)： 4*4鍵盤掃描，簡潔明了，通俗易懂，比較適合VHDL初學(xué)者
標(biāo)簽： VHDL 程序 硬件描述語言 鍵盤掃描
上傳時間： 2014-01-15
上傳用戶：tianjinfan
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
