本書以FPGA/CPLD設(shè)計(jì)流程為主線，闡述了如何合理地利用iSE設(shè)計(jì)平臺(tái)集成的各種設(shè)計(jì)工具，高效地完成FPGA/CPLD的設(shè)計(jì)方法與技巧。全書在介紹FPGA/CPLD概念和設(shè)計(jì)流程的基礎(chǔ)上，依次論述了工程管理與設(shè)計(jì)輸入、仿真、綜合、約束、實(shí)現(xiàn)與布局布線、配置調(diào)試等主要設(shè)計(jì)步驟在iSE集成環(huán)境中的實(shí)現(xiàn)方法與技巧。
本書立足于工程實(shí)踐，結(jié)合作者多年工作經(jīng)驗(yàn)，選用大量典型實(shí)例，并配有一定數(shù)量的練習(xí)題。本書配套光盤收錄了所有實(shí)例的完整工程目錄、源代碼、詳細(xì)操作步驟和使用說(shuō)明，利于讀者邊學(xué)邊練，提高實(shí)際應(yīng)用能力。
本書可作為高等院校通信工程、電子工程、計(jì)算機(jī)、微電子與半導(dǎo)體學(xué)等專業(yè)的教材，也可作為硬件工程師和IC工程師的實(shí)用工具書。
標(biāo)簽：
Xilinx-iSE
FPGA
CPLD
71.7
上傳時(shí)間：
2013-06-24
上傳用戶：gut1234567
