亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

ip協(xié)(xié)議

  • 基于EDA技術(shù)的單片機IP核設(shè)計

    本文介紹了利用EDA技術(shù)設(shè)計出與MCS-51系列微處理器指令集完全兼容的8位嵌入式微處理器芯片的IP核,并經(jīng)過驗證獲得了滿意的效果。

    標(biāo)簽: EDA 單片機 IP核

    上傳時間: 2013-11-14

    上傳用戶:qq1604324866

  • 用VHDL語言進行MCS-51兼容單片機ip核開發(fā)

    用VHDL語言進行MCS-51兼容單片機ip核開發(fā)  

    標(biāo)簽: VHDL MCS 51兼容 語言

    上傳時間: 2013-10-28

    上傳用戶:nem567397

  • 基于TMS20C6416T的IP視頻電話加密

    采用DSP處理器TMS320C6416T,基于AES分組密碼算法和SPI總線實現(xiàn)IP視頻電話加密通信。設(shè)計了系統(tǒng)硬件結(jié)構(gòu),選擇了合理的加密算法和加密方式,提出了高效的通信機制和數(shù)據(jù)格式,分析了軟硬件設(shè)計關(guān)鍵環(huán)節(jié)。

    標(biāo)簽: C6416 6416T 6416 TMS

    上傳時間: 2013-10-11

    上傳用戶:yuzhou229843982

  • 使用LabVIEW FPGA模塊設(shè)計IP核

    對于利用LabVIEW FPGA實現(xiàn)RIO目標(biāo)平臺上的定制硬件的工程師與開發(fā)人員,他們可以很容易地利用所推薦的組件設(shè)計構(gòu)建適合其應(yīng)用的、可復(fù)用且可擴展的代碼模塊。基于已經(jīng)驗證的設(shè)計進行代碼模塊開發(fā),將使現(xiàn)有IP在未來應(yīng)用中得到更好的復(fù)用,也可以使在不同開發(fā)人員和內(nèi)部組織之間進行共享和交換的代碼更好服用

    標(biāo)簽: LabVIEW FPGA IP核 模塊設(shè)計

    上傳時間: 2013-11-20

    上傳用戶:lnnn30

  • 基于Quartus II免費IP核的雙端口RAM設(shè)計實例

      QuartusII中利用免費IP核的設(shè)計   作者:雷達室   以設(shè)計雙端口RAM為例說明。   Step1:打開QuartusII,選擇File—New Project Wizard,創(chuàng)建新工程,出現(xiàn)圖示對話框,點擊Next;

    標(biāo)簽: Quartus RAM IP核 雙端口

    上傳時間: 2014-12-28

    上傳用戶:fghygef

  • 基于FPGA的GPIB接口IP核的研究與設(shè)計

    基于FPGA的GPIB接口IP核的研究與設(shè)計

    標(biāo)簽: FPGA GPIB 接口 IP核

    上傳時間: 2013-11-04

    上傳用戶:bensonlly

  • ISE新建工程及使用IP核步驟詳解

    ISE新建工程及使用IP核步驟詳解

    標(biāo)簽: ISE IP核 工程

    上傳時間: 2013-11-18

    上傳用戶:peterli123456

  • 基于FPGA的DDS IP核設(shè)計方案

    以Altera公司的Quartus Ⅱ 7.2作為開發(fā)工具,研究了基于FPGA的DDS IP核設(shè)計,并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測試結(jié)果。將設(shè)計的DDS IP核封裝成為SOPC Builder自定義的組件,結(jié)合32位嵌入式CPU軟核Nios II,構(gòu)成可編程片上系統(tǒng)(SOPC),利用極少的硬件資源實現(xiàn)了可重構(gòu)信號源。該系統(tǒng)基本功能都在FPGA芯片內(nèi)完成,利用 SOPC技術(shù),在一片 FPGA 芯片上實現(xiàn)了整個信號源的硬件開發(fā)平臺,達到既簡化電路設(shè)計、又提高系統(tǒng)穩(wěn)定性和可靠性的目的。

    標(biāo)簽: FPGA DDS IP核 設(shè)計方案

    上傳時間: 2013-11-06

    上傳用戶:songkun

  • wp379 AXI4即插即用IP

    In the past decade, the size and complexity of manyFPGA designs exceeds the time and resourcesavailable to most design teams, making the use andreuse of Intellectual Property (IP) imperative.However, integrating numerous IP blocks acquiredfrom both internal and external sources can be adaunting challenge that often extends, rather thanshortens, design time. As today's designs integrateincreasing amounts of functionality, it is vital thatdesigners have access to proven, up-to-date IP fromreliable sources.

    標(biāo)簽: AXI4 379 wp 即插即用

    上傳時間: 2013-11-15

    上傳用戶:lyy1234

  • UG157 LogiCORE IP Initiator/Ta

    UG157 - LogiCORE™ IP Initiator/Target v3.1 for PCI™ 入門指南

    標(biāo)簽: Initiator LogiCORE 157 UG

    上傳時間: 2013-11-06

    上傳用戶:ewtrwrtwe

主站蜘蛛池模板: 久治县| 垦利县| 濮阳市| 万年县| 闵行区| 安溪县| 蒙阴县| 迭部县| 开江县| 桂东县| 轮台县| 安福县| 东阿县| 蕉岭县| 乌苏市| 海原县| 两当县| 五河县| 鲁甸县| 青龙| 赤峰市| 五常市| 仙居县| 马边| 清苑县| 岳池县| 耒阳市| 塘沽区| 黑水县| 宣武区| 南充市| 塔河县| 康保县| 崇礼县| 长子县| 双流县| 鹤山市| 远安县| 屏东市| 安康市| 怀宁县|