IP核生成器生成 ip 后有兩個(gè)文件對(duì)我們比較有用，假設(shè)生成了一個(gè) asyn_fifo 的核，則 asyn_fifo.veo 給出了例化該核方式（或者在 Edit－>Language Template->COREGEN 中找到 verilog/VHDL 的例化方式）。asyn_fifo.v 是該核的行為模型，主要調(diào)用了 xilinx 行為模型庫 的模塊，仿真時(shí)該文件也要加入工程。
標(biāo)簽： ip IP核 生成器 比較
上傳時(shí)間： 2014-01-05
上傳用戶：頂?shù)弥?/p>
一個(gè)獲取多個(gè)IP地址的例子,希望對(duì)一些初學(xué)的人有用
標(biāo)簽： 地址
上傳時(shí)間： 2015-07-19
上傳用戶：xinzhch
免費(fèi)的tcp ip 協(xié)議的pcb sch
標(biāo)簽： tcp pcb sch ip
上傳用戶：xaijhqx
Xilinx FPGA 的IP核，實(shí)現(xiàn)FFT功能的
標(biāo)簽： Xilinx FPGA IP核
上傳時(shí)間： 2013-12-12
上傳用戶：han_zh
面像識(shí)別技術(shù)在智能交通系統(tǒng)中的應(yīng)用研究 北京高校的一個(gè)論文，與人臉識(shí)別應(yīng)用開發(fā)的愛好者交流學(xué)習(xí)
標(biāo)簽： 識(shí)別 智能交通系統(tǒng) 中的應(yīng)用 論文
上傳用戶：王慶才
通用存儲(chǔ)器VHDL代碼庫,The Free IP Project VHDL Free-FIFO, Quartus standard library.
標(biāo)簽： VHDL Free-FIFO standard Project
上傳用戶：天涯
IP輸入框，IP輸入框 IP輸入框
標(biāo)簽： 輸入
上傳時(shí)間： 2014-01-19
上傳用戶：aysyzxzm
<Java手機(jī)程式設(shè)計(jì)入門>詳細(xì)介紹j2me手機(jī)程序設(shè)計(jì)以及相關(guān)其他開發(fā)設(shè)計(jì)模式
標(biāo)簽： Java j2me lt gt
上傳時(shí)間： 2015-07-21
上傳用戶：dave520l
一個(gè)用戶IP電話的控制程序，用于實(shí)現(xiàn)語音和模擬間的轉(zhuǎn)換。
標(biāo)簽： 用戶 IP電話 控制 程序
上傳時(shí)間： 2014-11-22
上傳用戶：redmoons
對(duì)圖像的處理.主要是對(duì)圖像像素的處理.希望對(duì)大家有幫助1
標(biāo)簽： 圖像 像素 家
上傳時(shí)間： 2015-07-22
上傳用戶：huql11633
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
