ispLever是LATTICE的CPLD/FPGA開發(fā)工具，本文檔介紹了該軟件的使用方法。
標簽： ispLever
上傳時間： 2013-05-25
上傳用戶：chenbhdt
ispLever是LATTICE的CPLD、FPGA繼承開發(fā)環(huán)境
標簽： ispLever LATTICE CPLD FPGA
上傳時間： 2014-01-07
上傳用戶：gundan
ispLever中文初級教程，適合初學者內(nèi)容包括一些詳細使用說明
標簽： ispLever 教程
上傳時間： 2014-01-09
上傳用戶：tuilp1a
ispLever是LATTICE的CPLD、FPGA繼承開發(fā)環(huán)境，ispLever許可文件--ispLever6.0-7.1的注冊機
上傳時間： 2014-03-05
上傳用戶：leehom61
3955步進電機的驅(qū)動的cpld的verilog程序,經(jīng)過測試,可以在ispLever下調(diào)試,包括總線的譯碼等.非常完整
標簽： ispLever verilog 3955 cpld
上傳時間： 2014-11-24
上傳用戶：康郎
Lattice的ispLever使用教程.doc，Lattice的ispLever使用教程.doc
標簽： ispLever Lattice doc 使用教程
上傳時間： 2016-08-13
上傳用戶：portantal
在為所有 Xilinx® Virtex®-6 和 Spartan®-6 FPGA 產(chǎn)品系列提供全面生產(chǎn)支持的同時，ISE 12 版本作為業(yè)界唯一一款領(lǐng)域?qū)Ｓ迷O(shè)計套件，不斷發(fā)展和演進，可以為邏輯、數(shù)字信號處理(DSP)、嵌入式處理以及系統(tǒng)級設(shè)計提供互操作性設(shè)計流程和工具配置。此外，賽靈思還在 ISE 12 套件中采用了大量軟件基礎(chǔ)架構(gòu)，并改進了設(shè)計方法，從而不僅可縮短運行時間，提高系統(tǒng)集成度，而且還能在最新一代器件產(chǎn)品系列和目標設(shè)計平臺上擴展 IP 互操作性
標簽： ispLever Classic0
上傳時間： 2013-07-26
上傳用戶：青春給了作業(yè)95
簡單的高速接口，F(xiàn)PGA和高速AD的接口編程-Simple high-speed
標簽： ispLever Starter0
上傳時間： 2013-08-01
上傳用戶：h886166
通用陣列邏輯GAL實現(xiàn)基本門電路的設(shè)計 一、實驗?zāi)康?1.了解GAL22V10的結(jié)構(gòu)及其應(yīng)用； 2.掌握GAL器件的設(shè)計原則和一般格式； 3.學會使用VHDL語言進行可編程邏輯器件的邏輯設(shè)計； 4.掌握通用陣列邏輯GAL的編程、下載、驗證功能的全部過程。 二、實驗原理 1. 通用陣列邏輯GAL22V10 通用陣列邏輯GAL是由可編程的與陣列、固定（不可編程）的或陣列和輸出邏輯宏單元（OLMC）三部分構(gòu)成。GAL芯片必須借助GAL的開發(fā)軟件和硬件，對其編程寫入后，才能使GAL芯片具有預(yù)期的邏輯功能。GAL22V10有10個I/O口、12個輸入口、10個寄存器單元，最高頻率為超過100MHz。 ispGAL22V10器件就是把流行的GAL22V10與ISP技術(shù)結(jié)合起來，在功能和結(jié)構(gòu)上與GAL22V10完全相同，并沿用了GAL22V10器件的標準28腳PLCC封裝。ispGAl22V10的傳輸時延低于7.5ns，系統(tǒng)速度高達100MHz以上，因而非常適用于高速圖形處理和高速總線管理。由于它每個輸出單元平均能夠容納12個乘積項，最多的單元可達16個乘積項，因而更為適用大型狀態(tài)機、狀態(tài)控制及數(shù)據(jù)處理、通訊工程、測量儀器等領(lǐng)域。ispGAL22V10的功能框圖及引腳圖分別見圖1-1和1-2所示。 另外，采用ispGAL22V10來實現(xiàn)諸如地址譯碼器之類的基本邏輯功能是非常容易的。為實現(xiàn)在系統(tǒng)編程，每片ispGAL22V10需要有四個在系統(tǒng)編程引腳，它們是串行數(shù)據(jù)輸入(SDI)，方式選擇(MODE)、串行輸出(SDO)和串行時鐘(SCLK)。這四個ISP控制信號巧妙地利用28腳PLCC封裝GAL22V10的四個空腳，從而使得兩種器件的引腳相互兼容。在系統(tǒng)編程電源為+5V，無需外接編程高壓。每片ispGAL22V10可以保證一萬次在系統(tǒng)編程。 ispGAL22V10的內(nèi)部結(jié)構(gòu)圖如圖1-3所示。 2.編譯、下載源文件 用VHDL語言編寫的源程序，是不能直接對芯片編程下載的，必須經(jīng)過計算機軟件對其進行編譯，綜合等最終形成PLD器件的熔斷絲文件(通常叫做JEDEC文件，簡稱為JED文件)。通過相應(yīng)的軟件及編程電纜再將JED數(shù)據(jù)文件寫入到GAL芯片，這樣GAL芯片就具有用戶所需要的邏輯功能。 3.工具軟件ispLever簡介 ispLever 是Lattice 公司新推出的一套EDA軟件。設(shè)計輸入可采用原理圖、硬件描述語言、混合輸入三種方式。能對所設(shè)計的數(shù)字電子系統(tǒng)進行功能仿真和時序仿真。編譯器是此軟件的核心，能進行邏輯優(yōu)化，將邏輯映射到器件中去，自動完成布局與布線并生成編程所需要的熔絲圖文件。軟件中的Constraints Editor工具允許經(jīng)由一個圖形用戶接口選擇I/O設(shè)置和引腳分配。軟件包含Synolicity公司的“Synplify”綜合工具和Lattice的ispVM器件編程工具，ispLever軟件提供給開發(fā)者一個簡單而有力的工具。
標簽： GAL 陣列 邏輯 門電路
上傳時間： 2013-11-17
上傳用戶：看到了沒有
lattice的仿真環(huán)境，ispLever
標簽： lattice 仿真環(huán)境
上傳時間： 2013-12-03
上傳用戶：pkkkkp
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
