採用ROM監控器的調試技巧分析
上傳時間： 2015-02-23
上傳用戶：wfl_yy
一個LCD燈的小程序。不是我寫的。我只負責了調試。適用在ACEXEP1K30QC208-3上。我跑了SIMULATOR，管腳連接標示了。我也下在電路板上試過了，沒有問題。要用到實驗板上的兄弟們把CLK1改到TESTOUT3或者0就好了。綫幫助新手，人人有責。
上傳時間： 2015-04-10
上傳用戶：330402686
dsp程序開發---matlab調試及直接目標代碼生成
上傳時間： 2016-05-29
上傳用戶：wpwpwlxwlx
移植 uCGUI 調試筆記--好講的不錯
上傳時間： 2016-06-15
上傳用戶：www240697738
OPEN-JTAG ARM JTAG 測試原理 1 前言 本篇報告主要介紹ARM JTAG測試的基本原理。基本的內容包括了TAP (TEST ACCESS PORT) 和BOUNDARY-SCAN ARCHITECTURE的介紹，在此基礎上，結合ARM7TDMI詳細介紹了的JTAG測試原理。 2 IEEE Standard 1149.1 - Test Access Port and Boundary-Scan Architecture 從IEEE的JTAG測試標準開始，JTAG是JOINT TEST ACTION GROUP的簡稱。IEEE 1149.1標準最初是由JTAG這個組織提出，最終由IEEE批準並且標準化，所以，IEEE 1149.1這個標準一般也俗稱JTAG測試標準。 接下來介紹TAP (TEST ACCESS PORT) 和BOUNDARY-SCAN ARCHITECTURE的基本架構。
標簽： JTAG BOUNDARY-SCAN OPEN-JTAG ARM
上傳時間： 2016-08-16
上傳用戶：sssl
在Delphi 環境下編寫的串口調試程序 ,能與下位機(MSP430F147)實現串口485通訊.完成對下位機狀態的檢測.校準. 對於使用Delphi的串口編程有一定的作用.
上傳時間： 2017-05-05
上傳用戶：asasasas
隨著半導體制造技術不斷的進步，SOC(System On a Chip)是未來IC產業技術研究關注的重點。由于SOC設計的日趨復雜化，芯片的面積增大，芯片功能復雜程度增大，其設計驗證工作也愈加繁瑣。復雜ASIC設計功能驗證已經成為整個設計中最大的瓶頸。 使用FPGA系統對ASIC設計進行功能驗證，就是利用FPGA器件實現用戶待驗證的IC設計。利用測試向量或通過真實目標系統產生激勵，驗證和測試芯片的邏輯功能。通過使用FPGA系統，可在ASIC設計的早期，驗證芯片設計功能，支持硬件、軟件及整個系統的并行開發，并能檢查硬件和軟件兼容性，同時還可在目標系統中同時測試系統中運行的實際軟件。FPGA仿真的突出優點是速度快，能夠實時仿真用戶設計所需的對各種輸入激勵。由于一些SOC驗證需要處理大量實時數據，而FPGA作為硬件系統，突出優點是速度快，實時性好。可以將SOC軟件調試系統的開發和ASIC的開發同時進行。 此設計以ALTERA公司的FPGA為主體來構建驗證系統硬件平臺，在FPGA中通過加入嵌入式軟核處理器NIOS II和定制的JTAG(Joint Test ActionGroup)邏輯來構建與PC的調試驗證數據鏈路，并采用定制的JTAG邏輯產生測試向量，通過JTAG控制SOC目標系統，達到對SOC內部和其他IP(IntellectualProperty)的在線測試與驗證。同時，該驗證平臺還可以支持SOC目標系統后續軟件的開發和調試。 本文介紹了芯片驗證系統，包括系統的性能、組成、功能以及系統的工作原理；搭建了基于JTAG和FPGA的嵌入式SOC驗證系統的硬件平臺，提出了驗證系統的總體設計方案，重點對驗證系統的數據鏈路的實現進行了闡述；詳細研究了嵌入式軟核處理器NIOS II系統，并將定制的JTAG邏輯與處理器NIOS II相結合，構建出調試與驗證數據鏈路；根據芯片驗證的要求，設計出軟核處理器NIOS II系統與PC建立數據鏈路的軟件系統，并完成芯片在線測試與驗證。 本課題的整體任務主要是利用FPGA和定制的JTAG掃描鏈技術，完成對國產某型DSP芯片的驗證與測試，研究如何構建一種通用的SOC芯片驗證平臺，解決SOC驗證系統的可重用性和驗證數據發送、傳輸、采集的實時性、準確性、可測性問題。本文在SOC驗證系統在芯片驗證與測試應用研究領域，有較高的理論和實踐研究價值。
上傳時間： 2013-05-25
上傳用戶：ccsp11
詳細介紹了JTAG的工作原理，尤其對在ARM嵌入式系統開發的方法進行了詳細介紹。
標簽： JTAG
上傳時間： 2013-04-24
上傳用戶：ryb
The driver of H-JTAG is open and free for ARM debug
上傳時間： 2013-05-18
上傳用戶：ynsnjs
邊界掃描技術是一種應用于數字集成電路器件的標準化可測試性設計方法，它提供了對電路板上元件的功能、互連及相互間影響進行測試的一種新方案，極大地方便了系統電路的測試。本文基于IEEE 1149.1標準剖析了JTAG邊界掃描測試的精髓，分析了其組成，功能與時序控制等關鍵技術。 應用在FPGA芯片中的邊界掃描電路側重于電路板級測試，兼顧芯片功能測試，同時提供JTAG下載方式。針對在FPGA芯片中的應用特點，設計了一種邊界掃描電路，應用于自行設計的FPGA結構之中。除了基本的測試功能外，加入了對FPGA芯片進行配置、回讀以及用戶自定義測試等功能。 通過仿真驗證，所設計的邊界掃描電路可實現FPGA芯片的測試、配置和回讀等功能，并符合IEEE 11491.1邊界掃描標準的規定，達到設計要求。
上傳時間： 2013-04-24
上傳用戶：372825274
