$Header: /cvsroot/nsnam/ns-2/mac/mAC-tdma.cc,v 1.16 2006/02/22 13:25:43 mahrenho Exp $ // // mAC-tdma.cc // // Preamble TDMA MAC layer for single hop. // Centralized slot assignment computing.
標簽： mAC-tdma mahrenho cvsroot Header
上傳時間： 2013-12-16
上傳用戶：dave520l
在網(wǎng)絡(luò)仿真模擬工具下實現(xiàn)支持時隙的MAC層TDMA協(xié)議
標簽： TDMA MAC 網(wǎng)絡(luò)仿真 模擬工具
上傳時間： 2015-12-24
上傳用戶：wff
無線傳感網(wǎng)有TDMA和CSMA兩種基本的MAC協(xié)議方案。欣仰邦LoRa技術(shù)實現(xiàn)TDMA算法組網(wǎng)系統(tǒng)，LoRa-TDMA的優(yōu)點是：低成本實現(xiàn)小規(guī)模組網(wǎng)。基于TDMA的MAC協(xié)議實現(xiàn)信道分配的機制簡單成熟，它沒有CSMA競爭機制的碰撞和重傳問題，而是為無線傳感器網(wǎng)絡(luò)中每個節(jié)點分配獨立的時隙用于數(shù)據(jù)發(fā)送或接收TDMA信號的前導字和CZT（chirp z-transform）算法的高頻率分辨率特性，設(shè)計了適于低信噪比信號的寬范圍載波同步改進算法。數(shù)據(jù)傳輸時不需要過多的控制信息，且節(jié)點在空閑時能夠及時進入睡眠狀態(tài).因而在節(jié)點無移動且網(wǎng)絡(luò)部署情況已知的場景，采用TDMWA方式進行通信，可避免信道沖突以及沖突引起的丟包和能量損耗；TDMA信號的前導字進行數(shù)據(jù)輔助（DA）型載波同步，有效地縮小了低信噪比信號的頻偏范圍；再利用CZT算法進一步縮小頻偏范圍，最后利用非數(shù)據(jù)輔助型（NDA）自相關(guān)函數(shù)法得到精確的載波頻偏。改進算法的計算復雜度略高于寬范圍自相關(guān)函數(shù)法，而遠低于寬范圍LR算法。通過仿真比較，改進算法對低信噪比（SNR）環(huán)境（3-6dB）中的信號具有良好且穩(wěn)定的估計性能。保證數(shù)據(jù)傳輸?shù)膶崟r性和可靠性；令節(jié)點在不工作期間進入睡眠狀態(tài)，以保存能量.這些特點很適合無線傳感網(wǎng)中的節(jié)能要求.
上傳時間： 2022-07-23
上傳用戶：d1997wayne
無線傳感器網(wǎng)絡(luò)（Wireless Sensor Networks，WSN）是由大量傳感器節(jié)點組成，這些節(jié)點部署在監(jiān)測區(qū)域內(nèi)通過無線通信方式，形成的一個多跳自組織的網(wǎng)絡(luò)。整個網(wǎng)絡(luò)的作用是協(xié)作地感知、采集和處理網(wǎng)絡(luò)覆蓋區(qū)域中監(jiān)測對象的信息，并發(fā)送給觀察者，可廣泛應用于環(huán)境監(jiān)測、醫(yī)療護理、軍事、商業(yè)等多個領(lǐng)域。 媒體訪問控制（Medium Access Control，MAC）協(xié)議處于無線傳感器網(wǎng)絡(luò)協(xié)議的物理層和路由層之間，用于在傳感器節(jié)點間公平有效地共享通信媒介，對傳感器網(wǎng)絡(luò)的性能有較大影響。與傳統(tǒng)無線網(wǎng)絡(luò)不同，提高能量效率和可擴展性是無線傳感器網(wǎng)絡(luò)MAC協(xié)議設(shè)計的主要目標。 本文主要闡述基于FPGA對IEEE802．15．4 MAC層功能的實現(xiàn)。首先介紹了無線傳感器網(wǎng)絡(luò)的體系結(jié)構(gòu)、MAC協(xié)議的設(shè)計要求以及已有的MAC層協(xié)議，討論了無線傳感器網(wǎng)絡(luò)MAC層的主要要求和功能。然后詳細介紹和分析了IEEE802．15．4的MAC協(xié)議，并在此基礎(chǔ)上，通過NS2平臺對MAC層協(xié)議進行了仿真，研究不同網(wǎng)絡(luò)負荷下信道訪問機制的各個參數(shù)對吞吐量，丟包率，傳輸延時的影響，分析了隱蔽站問題、確認幀機制。 本文對MAC層中的主要功能，諸如數(shù)據(jù)收發(fā)、幀處理、信道接入方式以及幀檢驗等提出了基于FPGA的硬件解決方法。設(shè)計選用硬件描述語言VerilogHDL，在QuartusⅡ中完成模塊的綜合和布局布線，在QuartusⅡ和Modelsim中進行時序仿真驗證，最終下載到自主設(shè)計Altera公司的Cyclone開發(fā)板中。 對設(shè)計的驗證采取的是由里及外的方式，先對系統(tǒng)主模塊的功能進行驗證，然后下載到與CC2430開發(fā)板相連接的FPGA中對設(shè)計進行驗證測試。驗證流程是功能仿真、時序仿真和板級調(diào)試，最終通過測試，驗證了該設(shè)計的功能。測試結(jié)果表明，該模塊能滿足無線傳感器網(wǎng)絡(luò)低速率應用環(huán)境的需要，具有優(yōu)良的擴展性能，達到了預期的設(shè)計目標。
標簽： FPGA MAC 無線傳感器網(wǎng)絡(luò)
上傳時間： 2013-06-14
上傳用戶：竺羽翎2222
本文主要闡述基于FPGA對IEEE802.3快速以太網(wǎng)MAC層功能的實現(xiàn).首先介紹了以太網(wǎng)協(xié)議以及快速以太網(wǎng)接入無源光網(wǎng)EPON的原理,然后重點闡述了MAC層的FPGA設(shè)計、仿真及測試.先總體介紹了對整個MAC系統(tǒng)的內(nèi)部結(jié)構(gòu)、模塊劃分,再對各個模塊的設(shè)計進行了詳細的描述,接著介紹了開發(fā)環(huán)境和驗證工具,之后給出了測試方案,驗證數(shù)據(jù)、實現(xiàn)結(jié)果及時序仿真波形圖.最后是對下一步將設(shè)計的MAC IP應用于EPON的MAC層協(xié)議進行了研究分析,通過數(shù)學推導和實例給出了MPCP的DBA算法,并討論了在MAC核中添加MPCP協(xié)議的實現(xiàn)方法.
標簽： 802.3 FPGA MAC 快速以太網(wǎng)
上傳時間： 2013-06-10
上傳用戶：時代將軍
以太網(wǎng)是局域網(wǎng)中應用最廣泛的聯(lián)網(wǎng)技術(shù),其速率已經(jīng)從最初的10Mbit/s發(fā)展到現(xiàn)在的10Gbit/s,而且其應用領(lǐng)域也已經(jīng)從最初的局域網(wǎng)延伸到城域網(wǎng)、廣域網(wǎng).介質(zhì)訪問控制(MAC)子層是以太網(wǎng)的核心,以太網(wǎng)的操作是基于MAC協(xié)議的.該文的主要內(nèi)容是以太網(wǎng)MAC的FPGA設(shè)計,設(shè)計的MAC符合IEEE802.3規(guī)范,可以通過MII或RMII連到物理層,并且提供流量控制、統(tǒng)計信息收集、內(nèi)部寄存器配置等功能.該論文的設(shè)計輸入是采用VHDL語言來完成的,通過在EDA工具下的仿真和綜合,驗證了設(shè)計的正確性和實用性.
上傳時間： 2013-04-24
上傳用戶：stampede
時分多址（TDMA）接入是一種按時間劃分節(jié)點傳輸信息的傳輸方式 。本文利用Matlab/Simulink對TDMA（時分多址）協(xié)議進行了仿真研究，并對噪聲環(huán)境下TDMA系統(tǒng)的抗干擾能力做出了分析研究。分析結(jié)果表明TDMA協(xié)議有良好地抗干擾能力。為TDMA在無線寬帶接入網(wǎng)的應用提供了理論支持。
標簽： Matlab_Simulink TDMA 協(xié)議 仿真研究
上傳時間： 2013-10-14
上傳用戶：wushengwu
為滿足TD-LTE系統(tǒng)對實時性的要求，通過對媒體接入控制（MAC）層和物理層之間的實時性研究以及對操作系統(tǒng)Nucleus PLUS的機制分析，實現(xiàn)了MAC層子幀調(diào)度。根據(jù)TD-LTE無線綜合測試儀中的設(shè)計要求，詳細介紹了Nucleus PLUS任務循環(huán)調(diào)度以及MAC子幀調(diào)度的流程設(shè)計。在實現(xiàn)MAC層基本功能的同時滿足了TD-LTE對系統(tǒng)實時性、子幀同步與任務資源管理的需求。
上傳時間： 2013-11-10
上傳用戶：royzhangsz
一種新型的基于自組網(wǎng)車載通信系統(tǒng)MAC協(xié)議
上傳時間： 2013-11-15
上傳用戶：3294322651
The Tri-Mode Ethernet MAC (TEMAC) UltraController-II module is a minimal footprint,embedded network processing engine based on the PowerPC™ 405 (PPC405) processor coreand the TEMAC core embedded within a Virtex™-4 FX Platform FPGA. The TEMACUltraController-II module connects to an external PHY through Gigabit Media IndependentInterface (GMII) and Management Data Input/Output (MDIO) interfaces and supports tri-mode(10/100/1000 Mb/s) Ethernet. Software running from the processor cache reads and writesthrough an On-Chip Memory (OCM) interface to two FIFOs that act as buffers between thedifferent clock domains of the PPC405 OCM and the TEMAC.
上傳時間： 2013-10-26
上傳用戶：yuzsu
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
