一個(gè)關(guān)于聲音處理的Verilog語(yǔ)言編寫(xiě)的解碼芯片，可以用于FPGA處理芯片的IP核，歡迎大家來(lái)用。
標(biāo)簽： Verilog 音處理 語(yǔ)言 編寫(xiě)
上傳時(shí)間： 2015-06-22
上傳用戶：jcljkh
一個(gè)用Verilog編寫(xiě)的編幀、解幀及碼速匹配的程序，相當(dāng)經(jīng)典
標(biāo)簽： Verilog 幀 編寫(xiě) 程序
上傳用戶：66666
一個(gè)模擬視頻輸入轉(zhuǎn)VGA視頻輸出的Verilog程序，視頻解碼芯片采用ADV7181B，VGA DAC采用ADV7123，強(qiáng)力推薦
標(biāo)簽： Verilog VGA 模擬視頻 輸入
上傳時(shí)間： 2014-06-01
上傳用戶：wanqunsheng
用Verilog HDL 語(yǔ)言寫(xiě)的在LCD液晶上顯示文字的源程序
標(biāo)簽： Verilog HDL LCD 語(yǔ)言
上傳時(shí)間： 2014-01-26
上傳用戶：a3318966
經(jīng)典的verilog語(yǔ)言學(xué)習(xí)課件,介紹了語(yǔ)言的基礎(chǔ)知識(shí),和實(shí)際中該語(yǔ)言的應(yīng)用包括DSP 設(shè)計(jì)中的各個(gè)方面.
標(biāo)簽： verilog 語(yǔ)言 DSP 基礎(chǔ)知識(shí)
上傳時(shí)間： 2014-01-24
上傳用戶：wqxstar
FPGA/CPLD應(yīng)用,uart的Verilog HDL原碼
標(biāo)簽： Verilog FPGA CPLD uart
上傳時(shí)間： 2013-12-28
上傳用戶：lizhizheng88
用verilog寫(xiě)的cpld的各種分頻程序，希望大家指正，謝謝！
標(biāo)簽： verilog cpld 分頻 程序
上傳時(shí)間： 2015-06-23
上傳用戶：nanxia
This Verilog HDL description implements a UART.
標(biāo)簽： description implements Verilog This
上傳時(shí)間： 2013-12-17
上傳用戶：wff
一個(gè)可綜合的串并轉(zhuǎn)換接口verilog源代碼
標(biāo)簽： verilog 串并轉(zhuǎn)換 接口 源代碼
上傳時(shí)間： 2014-01-07
上傳用戶：txfyddz
CORDIC算法的硬件實(shí)現(xiàn) 用的verilog語(yǔ)言
標(biāo)簽： verilog CORDIC 算法 硬件實(shí)現(xiàn)
上傳時(shí)間： 2015-06-24
上傳用戶：wcl168881111111
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
