批量的替換，值得看看~~~
標簽： orCAD 原理圖 替換器
上傳時間： 2014-12-24
上傳用戶：rolypoly152
可以用此工具將PROTEL，orCAD等PCB資料，轉換成PADS所需格式。
標簽： PCB 轉換
上傳時間： 2013-10-19
上傳用戶：changeboy
EDAHelper(原名protel99se鼠標增強工具) 第二版(2.0)說明： 本軟件是部分EDA軟件的鼠標增強工具，將EDAHelper.exe和Hook.dll同時放到任意目錄，運行EDAHelper.exe就行，現在已不再自動運行EDA軟件，支持protel99se，DXP，POWERPCB，orCAD的capture。
標簽： PROTEL 鼠標
上傳用戶：cjh1129
PCB 原理圖
標簽： orCAD PADS 實現方法
上傳時間： 2013-10-29
上傳用戶：dudu121
orCAD9.2教程
標簽： Capture orCAD 9.2 使用教程
上傳時間： 2013-11-11
上傳用戶：894448095
交通燈控制板用戶手冊、交通燈源代碼、交通燈電路原理圖(用orCAD打開)、交通燈電路原理圖(用PDF打開)、交通燈PCB圖
標簽： 交通燈 控制板 用戶手冊
上傳時間： 2013-10-13
上傳用戶：manlian
protel99電子線路圖繪圖工具.Protel99SE是Protel公司近10年來致力于Windows平臺開發的最新結晶，能實現從電學概念設計到輸出物理生產數據，以及這之間的所有分析、驗證和設計數據管理。因而今天的Protel最新產品已不是單純的PCB（印制電路板）設計工具，而是一個系統工具，覆蓋了以PCB為核心的整個物理設計。 最新版本的Protel軟件可以毫無障礙地讀orCAD、Pads、Accel(PCAD)等知名EDA公司設計文件，以便用戶順利過渡到新的EDA平臺。 Protel99 SE共分5個模塊，分別是原理圖設計、PCB設計（包含信號完整性分析）、自動布線器、原理圖混合信號仿真、PLD設計。 以下介紹一些Protel99SE的部分最新功能： ◆可生成30多種格式的電氣連接網絡表； ◆強大的全局編輯功能； ◆在原理圖中選擇一級器件，PCB中同樣的器件也將被選中； ◆同時運行原理圖和PCB，在打開的原理圖和PCB圖間允許雙向交叉查找元器件、引腳、網絡 ◆既可以進行正向注釋元器件標號（由原理圖到PCB），也可以進行反向注釋（由PCB到原理圖），以保持電氣原理圖和PCB在設計上的一致性； ◆滿足國際化設計要求（包括國標標題欄輸出，GB4728國標庫）； * 方便易用的數?；旌戏抡妫嫒軸PICE 3f5）； ◆支持用CUPL語言和原理圖設計PLD，生成標準的JED下載文件； * PCB可設計32個信號層，16個電源-地層和16個機加工層； ◆強大的“規則驅動”設計環境，符合在線的和批處理的設計規則檢查； ◆智能覆銅功能，覆鈾可以自動重鋪； ◆提供大量的工業化標準電路板做為設計模版； ◆放置漢字功能； ◆可以輸入和輸出DXF、DWG格式文件，實現和AutoCAD等軟件的數據交換； ◆智能封裝導航（對于建立復雜的PGA、BGA封裝很有用）； ◆方便的打印預覽功能，不用修改PCB文件就可以直接控制打印結果； ◆獨特的3D顯示可以在制板之前看到裝配事物的效果； ◆強大的CAM處理使您輕松實現輸出光繪文件、材料清單、鉆孔文件、貼片機文件、測試點報告等； ◆經過充分驗證的傳輸線特性和仿真精確計算的算法，信號完整性分析直接從PCB啟動； ◆反射和串擾仿真的波形顯示結果與便利的測量工具相結合； ◆專家導航幫您解決信號完整性問題。
標簽： protel setup 99 電子線路圖
上傳時間： 2013-10-14
上傳用戶：hanwudadi
2010 年，科通成為Cadence 公司在中國規模最大的增值代理商，科通也是Cadence 公司唯一代理區域覆蓋全國，唯一代理產品范圍覆蓋Cadence PCB 全線（Allegro 和orCAD）的增值服務商。隨著業界領先的信號完整性和電源完整性仿真軟件供應商Sigrity 成為Cadence 的一員，全新的Cadence 芯片封裝/PCB 板協同設計及仿真解決方案，讓你能夠迅速優化芯片和封裝之間的網絡連接，以及封裝與PCB 之間的網絡連接。同時通過網表管理、自動優化路徑以及信號和電源完整性分析，可以對產品的成本與性能進行優化。
標簽： Cadence_PCB 2013
上傳時間： 2013-10-22
上傳用戶：haoxiyizhong
16.6 版本出來將近半年了，一直想和大家分享一下orCAD 在16.6 上面的表現。今天終于可以坐下來說一下了。今天要討論的是Capture 非常有用的一個更新，原理圖與SI 分析的完美結合結合。
標簽： orCAD_Capture_CIS Cadence 16.6
上傳時間： 2014-03-26
上傳用戶：YYRR
完整性高的FPGA-PCB系統化協同設計工具 Cadence orCAD and Allegro FPGA System Planner便可滿足較復雜的設計及在設計初級產生最佳的I/O引腳規劃，并可透過FSP做系統化的設計規劃，同時整合logic、schematic、PCB同步規劃單個或多個FPGA pin的最佳化及layout placement，借由整合式的界面以減少重復在design及PCB Layout的測試及修正的過程及溝通時間，甚至透過最佳化的pin mapping、placement后可節省更多的走線空間或疊構。 Specifying Design Intent 在FSP整合工具內可直接由零件庫選取要擺放的零件，而這些零件可直接使用PCB內的包裝，預先讓我們同步規劃FPGA設計及在PCB的placement。
標簽： Allegro Planner System FPGA
上傳時間： 2013-11-06
上傳用戶：wwwe
蟲蟲下載站版權所有 京ICP備2021023401號-1
