數(shù)字?jǐn)z影的興起不可避免地引起了數(shù)碼相框的發(fā)展，因為僅有不到35％的數(shù)碼照片被打印。數(shù)碼相框的基本原理就是采用普通相框的造型，把原來相框中間的照片部分換成液晶顯示屏，配上電源，存儲介質(zhì)等，使得同一個相框內(nèi)可以循環(huán)播放照片，比普通相框的單一顯示功能更有優(yōu)勢。從2007年開始，數(shù)碼相框的市場關(guān)注度開始激增。在2008年，數(shù)碼相框市場呈現(xiàn)高速發(fā)展的態(tài)勢，具有極高的潛在市場價值。 本論文以此為出發(fā)點，進(jìn)行數(shù)碼相框軟件的開發(fā)研究工作。作為一款嵌入式產(chǎn)品，核心部件CPU采用了性能價格比、性能功耗比都很高的ARM架構(gòu)處理器之中的一款——三星S3C2440A，顯示器采用了支持雙精度掃描的液晶顯示屏。軟件方面，Bootloader采用較為成熟的u-boot-1.1.4，Linux內(nèi)核的版本為2.6.12，系統(tǒng)命令集由busybox構(gòu)成。利用ARM處理器對Linux系統(tǒng)良好的移植性、自帶的LCD控制器、音頻控制器、SD與USB控制器的特點，進(jìn)行圖像顯示、音頻播放與文件管理。對于目前大部分?jǐn)?shù)碼相框在圖片瀏覽和文件管理功能上的不足，本設(shè)計的圖像顯示功能充分利用了觸摸屏功能，實現(xiàn)了圖像的觸摸式移動，使用戶可以自由的觀看放大后的圖像；文件管理功能則設(shè)計成了類似windows的文件瀏覽器，不僅具有豐富的文件管理功能，而且使習(xí)慣了windows的廣大用戶可以很快的熟悉此功能，并為將來升級為下一代的細(xì)分產(chǎn)品——數(shù)碼相冊做好準(zhǔn)備。 本設(shè)計的核心是基于ARM平臺的系統(tǒng)移植與基于QT的應(yīng)用程序設(shè)計。首先根據(jù)系統(tǒng)的總體設(shè)計思路選擇合適的硬件組合；然后在此基礎(chǔ)上進(jìn)行u-boot的移植，嵌入式Linux的移植，QT Embedded/Qtopia的移植，以及最后QT圖形界面的設(shè)計。
標(biāo)簽： ARM 數(shù)碼相框 軟件開發(fā)
上傳時間： 2013-04-24
上傳用戶：rockjablew
qt的源代碼，包含了qt方面的各種應(yīng)用，對想學(xué)qt 的朋友，有很大的幫助和提高！！
標(biāo)簽： 源代碼
上傳時間： 2013-07-28
上傳用戶：123啊
隨著電信數(shù)據(jù)傳輸對速率和帶寬的要求變得越來越迫切,原有建成的網(wǎng)絡(luò)是基于話音傳輸業(yè)務(wù)的網(wǎng)絡(luò),已不能適應(yīng)當(dāng)前的需求.而建設(shè)新的寬帶網(wǎng)絡(luò)需要相當(dāng)大的投資且建設(shè)工期長,無法滿足特定客戶對高速數(shù)據(jù)傳輸?shù)慕谛枨?反向復(fù)用技術(shù)是把一個單一的高速數(shù)據(jù)流在發(fā)送端拆散并放在兩個或者多個低速數(shù)據(jù)鏈路上進(jìn)行傳輸,在接收端再還原為高速數(shù)據(jù)流.該文提出一種基于FPGA的多路E1反向復(fù)用傳輸芯片的設(shè)計方案,使用四個E1構(gòu)成高速數(shù)據(jù)的透明傳輸通道,支持E1線路間最大相對延遲64ms,通過鏈路容量調(diào)整機制,可以動態(tài)添加或刪除某條E1鏈路,實現(xiàn)靈活、高效的利用現(xiàn)有網(wǎng)絡(luò)實現(xiàn)視頻、數(shù)據(jù)等高速數(shù)據(jù)的傳輸,能夠節(jié)省帶寬資源,降低成本,滿足客戶的需求.系統(tǒng)分為發(fā)送和接收兩部分.發(fā)送電路實現(xiàn)四路E1的成幀操作,數(shù)據(jù)拆分采用線路循環(huán)與幀間插相結(jié)合的方法,A路插滿一幀(30時隙)后,轉(zhuǎn)入B路E1間插數(shù)據(jù),依此類推,循環(huán)間插所有的數(shù)據(jù).接收電路進(jìn)行HDB3解碼,幀同步定位(子幀同步和復(fù)幀同步),線路延遲判斷,FIFO和SDRAM實現(xiàn)多路數(shù)據(jù)的對齊,最后按照約定的高速數(shù)據(jù)流的幀格式輸出數(shù)據(jù).整個數(shù)字電路采用Verilog硬件描述語言設(shè)計,通過前仿真和后仿真的驗證.以30萬門的FPGA器件作為硬件實現(xiàn),經(jīng)過綜合和布線,特別是寫約束和增量布線手動調(diào)整電路的布局,降低關(guān)鍵路徑延時,最終滿足設(shè)計要求.
標(biāo)簽： FPGA 多路 傳輸 片的設(shè)計
上傳時間： 2013-07-16
上傳用戶：asdkin
隨著電子技術(shù)和EDA技術(shù)的發(fā)展,大規(guī)模可編程邏輯器件PLD(Programmable Logic Device)、現(xiàn)場可編程門陣列FPGA(Field Programmable Gates Array)完全可以取代大規(guī)模集成電路芯片,實現(xiàn)計算機可編程接口芯片的功能,并可將若干接口電路的功能集成到一片PLD或FPGA中.基于大規(guī)模PLD或FPGA的計算機接口電路不僅具有集成度高、體積小和功耗低等優(yōu)點,而且還具有獨特的用戶可編程能力,從而實現(xiàn)計算機系統(tǒng)的功能重構(gòu).該課題以Altera公司FPGA(FLEX10K)系列產(chǎn)品為載體,在MAX+PLUSⅡ開發(fā)環(huán)境下采用VHDL語言,設(shè)計并實現(xiàn)了計算機可編程并行接芯片8255的功能.設(shè)計采用VHDL的結(jié)構(gòu)描述風(fēng)格,依據(jù)芯片功能將系統(tǒng)劃分為內(nèi)核和外圍邏輯兩大模塊,其中內(nèi)核模塊又分為RORT A、RORT B、OROT C和Control模塊,每個底層模塊采用RTL(Registers Transfer Language)級描述,整體生成采用MAX+PLUSⅡ的圖形輸入法.通過波形仿真、下載芯片的測試,完成了計算機可編程并行接芯片8255的功能.
上傳時間： 2013-06-08
上傳用戶：asddsd
ASIC對產(chǎn)品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對較低,運算速度也受到限制.常規(guī)ASIC的硬件具有速度優(yōu)勢和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統(tǒng)硬件(CHW)相比,具有一定可配置特性的場可編程門陣列(FPGA)的出現(xiàn),使建立在可再配置硬件基礎(chǔ)上的進(jìn)化硬件(EHW)成為智能硬件電路設(shè)計的一種新方法.作為進(jìn)化算法和可編程器件技術(shù)相結(jié)合的產(chǎn)物,可重構(gòu)FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實現(xiàn)方法.論文認(rèn)為面向分類的專用類可重構(gòu)FPGA(ASR-FPGA)的研究,可使可重構(gòu)電路粒度劃分的針對性更強、設(shè)計更易實現(xiàn).論文研究的可重構(gòu)FPGA的BCH通訊糾錯碼進(jìn)化電路是一類ASR-FPGA電路的具體方法,具有一定的實用價值.論文所做的工作主要包括:(1)BCH編譯碼電路的設(shè)計——求取實驗用BCH碼的生成多項式和校驗多項式及其相應(yīng)的矩陣并構(gòu)造實驗用BCH碼;(2)建立基于可重構(gòu)FPGA的基核——構(gòu)造具有可重構(gòu)特性的硬件功能單元,以此作為可重構(gòu)BCH碼電路的設(shè)計基礎(chǔ);(3)構(gòu)造實現(xiàn)可重構(gòu)BCH糾錯碼電路的方法——建立可重構(gòu)糾錯碼硬件電路算法并進(jìn)行實驗驗證;(4)在可重構(gòu)糾錯碼電路基礎(chǔ)上,構(gòu)造進(jìn)化硬件控制功能塊的結(jié)構(gòu),完成各進(jìn)化RLA控制模塊的驗證和實現(xiàn).課題是將可重構(gòu)BCH碼的編譯碼電路的實現(xiàn)作為一類ASR-FPGA的研究目標(biāo),主要成果是根據(jù)可編程邏輯電路的特點,選擇一種可編程樹的電路模型,并將它作為可重構(gòu)FPGA電路的基核T;通過對循環(huán)BCH糾錯碼的構(gòu)造原理和電路結(jié)構(gòu)的研究,將基核模型擴(kuò)展為能滿足糾錯碼電路需要的糾錯碼基本功能單元T;以T作為再劃分的基本單元,對FPGA進(jìn)行"格式化",使T規(guī)則排列在FPGA上,通過對T的控制端的不同配置來實現(xiàn)糾錯碼的各個功能單元;在可重構(gòu)基核的基礎(chǔ)上提出了糾錯碼重構(gòu)電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進(jìn)化硬件描述語言,通過轉(zhuǎn)換為相應(yīng)的VHDL語言描述以實現(xiàn)硬件電路;采用RLA模型的有限狀態(tài)機FSM方式實現(xiàn)了可重構(gòu)糾錯碼電路的EHW的各個控制功能塊.在實驗方面,利用Xilinx FPGA開發(fā)系統(tǒng)中的VHDL語言和電路圖相結(jié)合的設(shè)計方法建立了循環(huán)糾錯碼基核單元的可重構(gòu)模型,進(jìn)行循環(huán)糾錯BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進(jìn)行了FPGA實現(xiàn).課題在研究模型上選取的是比較基本的BCH糾錯碼電路,立足于解決基于可重構(gòu)FPGA核的設(shè)計的基本問題.課題的研究成果及其總結(jié)的一套ASR-FPGA進(jìn)化硬件電路的設(shè)計方法對實際的進(jìn)化硬件設(shè)計具有一定的實際指導(dǎo)意義,提出的基于專用類基核FPGA電路結(jié)構(gòu)的研究方法為新型進(jìn)化硬件的器件結(jié)構(gòu)的設(shè)計也可提供一種借鑒.
上傳時間： 2013-07-01
上傳用戶：myworkpost
cadence 15.7安裝步驟及方法安裝步驟： 1、 證書生成 a、雙擊Crack->keygen.exe， b、HO
上傳時間： 2013-07-26
上傳用戶：xoxoliguozhi
近幾年來，旅游業(yè)在國內(nèi)迅速發(fā)展，已成為規(guī)模最大的產(chǎn)業(yè)之一，在拉動內(nèi)需，刺激消費，發(fā)展經(jīng)濟(jì)，推動城市化進(jìn)程中正發(fā)揮著極其重要的作用。然而旅游服務(wù)和旅游咨詢跟不上社會的發(fā)展需求，游客在旅途中存在各種不便。把嵌入式技術(shù)和嵌入式GIS技術(shù)結(jié)合的電子導(dǎo)游系統(tǒng)，能給游客提供各種旅途服務(wù)，方便游客出門旅游。 本文依托浙江省科技計劃重點項目開展研究，在開源軟件基礎(chǔ)上開發(fā)電子導(dǎo)游系統(tǒng)，以有效降低產(chǎn)品價格，適應(yīng)社會需要。以廣州斯道S3C2410 ARM開發(fā)板為底層硬件，采用Linux嵌入操作系統(tǒng)為軟件平臺，利用QT/Embedded GUI為圖形界面，對MapInfo文件格式進(jìn)行轉(zhuǎn)換，使之適應(yīng)嵌入式系統(tǒng)。通過C/C++編程開發(fā)嵌入式GIS模塊和電子導(dǎo)游應(yīng)用軟件模塊；把硬件、軟件相結(jié)合，使電子地圖顯示在觸摸屏上；最終實現(xiàn)了景點查詢和介紹、景區(qū)路徑規(guī)劃、距離測量、GIS操作等功能。 本文的主要研究工作有：第一在ARM S3C2410開發(fā)板上移植Linux內(nèi)核及驅(qū)動程序。第二在自由軟件Linux平臺下研究和開發(fā)嵌入式GIS模塊。第三在QT/Embedded GUI圖形界面下開發(fā)電子導(dǎo)游應(yīng)用軟件。第四研究和設(shè)計基于模擬退火算法的景區(qū)路徑規(guī)劃算法。 最后，將本文的研究成果在西湖景區(qū)電子導(dǎo)游原型系統(tǒng)中實現(xiàn)，并取得良好效果。
標(biāo)簽： ARM GIS 嵌入式 電子導(dǎo)游
上傳時間： 2013-08-02
上傳用戶：redmoons
該課題通過對開放式數(shù)控技術(shù)的全面調(diào)研和對運動控制技術(shù)的深入研究,并針對國內(nèi)運動控制技術(shù)的研究起步較晚的現(xiàn)狀,結(jié)合激光雕刻領(lǐng)域的具體需要,緊跟當(dāng)前運動控制技術(shù)研究的發(fā)展趨勢,吸收了世界開放式數(shù)控技術(shù)和相關(guān)運動控制技術(shù)的最新成果,采納了基于DSP和FPGA的方案,研制了一款比較新穎的、功能強大的、具有很大柔性的四軸多功能運動控制卡.該論文主要內(nèi)容如下:首先,通過對制造業(yè)、開放式數(shù)控系統(tǒng)、運動控制卡等行業(yè)現(xiàn)狀的全面調(diào)研,基于對運動系統(tǒng)控制技術(shù)的深入學(xué)習(xí),在比較了幾種常用的運動控制方案的基礎(chǔ)上,確定了基于DSP和FPGA的運動控制設(shè)計方案,并規(guī)劃了板卡的總體結(jié)構(gòu).其次,針對運動控制中的一些具體問題,如高速、高精度、運動平穩(wěn)性、實時控制以及多軸聯(lián)動等,在FPGA上設(shè)計了功能相互獨立的四軸運動控制電路,仔細(xì)規(guī)劃并定義了各個寄存器的具體功能,設(shè)計了功能完善的加/減速控制電路、變頻分配電路、倍頻分頻電路和三個功能各異的計數(shù)器電路等,完全實現(xiàn)了S-曲線升降速運動、自動降速點運動、A/B相編碼器倍頻計數(shù)電路等特殊功能.再次,介紹了DSP在運動控制中的作用,合理規(guī)劃了DSP指令的形成過程,并對DSP軟件的具體實現(xiàn)進(jìn)行了框架性的設(shè)計.然后,根據(jù)光電隔離原理設(shè)計了數(shù)字輸入/輸出電路;結(jié)合DAC原理設(shè)計了四路模擬輸出電路;實現(xiàn)了PCI接口電路的設(shè)計;并針對常見的干擾現(xiàn)象,提出了有效的抗干擾措施.最后,利用運動控制卡強大的運動控制功能,并針對激光雕刻行業(yè)進(jìn)行大幅圖形掃描時需要實時處理大量的圖形數(shù)據(jù)的特別需要,在板卡第四軸完全實現(xiàn)了激光控制功能,并基于FPGA內(nèi)部的16KBit塊RAM,開辟了大量數(shù)據(jù)區(qū)以便進(jìn)行大幅圖形的實時處理.
上傳時間： 2013-06-09
上傳用戶：youlongjian0
學(xué)習(xí)QT的教程 作者：豆子 轉(zhuǎn)自：http://devbean.blog.51cto.com/
標(biāo)簽：
上傳時間： 2013-06-26
上傳用戶：fuzhoulinzexu
北京航空航天大學(xué)出版社，深入淺出ARM7--LPC213x214x下冊，周立功等編著。本書全面介紹了以LPC213x/LPC214x兩個系列ARM芯片為硬件平臺的各種應(yīng)用開發(fā)，詳細(xì)分析了嵌入式實時操作系統(tǒng)μC/OS-II在ARM7上的移植和應(yīng)用。第101-180頁。
上傳時間： 2013-06-11
上傳用戶：tianjinfan
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
