電子元器件抗ESD技術(shù)講義:引 言 4 第1 章 電子元器件抗ESD損傷的基礎(chǔ)知識 5 1.1 靜電和靜電放電的定義和特點(diǎn) 5 1.2 對靜電認(rèn)識的發(fā)展歷史 6 1.3 靜電的產(chǎn)生 6 1.3.1 摩擦產(chǎn)生靜電 7 1.3.2 感應(yīng)產(chǎn)生靜電 8 1.3.3 靜電荷 8 1.3.4 靜電勢 8 1.3.5 影響靜電產(chǎn)生和大小的因素 9 1.4 靜電的來源 10 1.4.1 人體靜電 10 1.4.2 儀器和設(shè)備的靜電 11 1.4.3 器件本身的靜電 11 1.4.4 其它靜電來源 12 1.5 靜電放電的三種模式 12 1.5.1 帶電人體的放電模式(HBM) 12 1.5.2 帶電機(jī)器的放電模式（MM） 13 1.5.3 充電器件的放電模型 13 1.6 靜電放電失效 15 1.6.1 失效模式 15 1.6.2 失效機(jī)理 15 第2章 制造過程的防靜電損傷技術(shù) 2.1 靜電防護(hù)的作用和意義 2.1.1 多數(shù)電子元器件是靜電敏感器件 2.1.2 靜電對電子行業(yè)造成的損失很大 2.1.3 國內(nèi)外企業(yè)的狀況 2.2 靜電對電子產(chǎn)品的損害 2.2.1 靜電損害的形式 2.2.2 靜電損害的特點(diǎn) 2.2.3 可能產(chǎn)生靜電損害的制造過程 2.3 靜電防護(hù)的目的和總的原則 2.3.1 目的和原則 2.3.2 基本思路和技術(shù)途徑 2.4 靜電防護(hù)材料 2.4.1 與靜電防護(hù)材料有關(guān)的基本概念 2.4.2 靜電防護(hù)材料的主要參數(shù) 2.5 靜電防護(hù)器材 2.5.1 防靜電材料的制品 2.5.2 靜電消除器（消電器、電中和器或離子平衡器） 2.6 靜電防護(hù)的具體措施 2.6.1 建立靜電安全工作區(qū) 2.6.2 包裝、運(yùn)送和存儲工程的防靜電措施 2.6.3 靜電檢測 2.6.4 靜電防護(hù)的管理工作 第3章 抗靜電檢測及分析技術(shù) 3.1 抗靜電檢測的作用和意義 3.2 靜電放電的標(biāo)準(zhǔn)波形 3.3 抗ESD檢測標(biāo)準(zhǔn) 3.3.1 電子元器件靜電放電靈敏度（ESDS）檢測及分類的常用標(biāo)準(zhǔn) 3.3.2 標(biāo)準(zhǔn)試驗方法的主要內(nèi)容（以MIL-STD-883E 方法3015.7為例） 3.4 實(shí)際ESD檢測的結(jié)果統(tǒng)計及分析 3.4.1 試驗條件 3.4.2 ESD評價試驗結(jié)果分析 3.5 關(guān)于ESD檢測中經(jīng)常遇到的一些問題 3.6 ESD損傷的失效定位分析技術(shù) 3.6.1 端口I－V特性檢測 3.6.2 光學(xué)顯微觀察 3.6.3 掃描電鏡分析 3.6.4 液晶分析 3.6.5 光輻射顯微分析技術(shù) 3.6.6 分層剝離技術(shù) 3.6.7 小結(jié) 3.7 ESD和EOS的判別方法討論 3.7.1 概念 3.7.2 ESD和EOS對器件損傷的分析判別方法 第4 章 電子元器件抗ESD設(shè)計技術(shù) 4.1 元器件抗ESD設(shè)計基礎(chǔ) 4.1.1抗ESD過電流熱失效設(shè)計基礎(chǔ) 4.1.2抗場感應(yīng)ESD失效設(shè)計基礎(chǔ) 4.2元器件基本抗ESD保護(hù)電路 4.2.1基本抗靜電保護(hù)電路 4.2.2對抗靜電保護(hù)電路的基本要求 4.2.3 混合電路抗靜電保護(hù)電路的考慮 4.2.4防靜電保護(hù)元器件 4.3 CMOS電路ESD失效模式和機(jī)理 4.4 CMOS電路ESD可靠性設(shè)計策略 4.4.1 設(shè)計保護(hù)電路轉(zhuǎn)移ESD大電流。 4.4.2 使輸入/輸出晶體管自身的ESD閾值達(dá)到最大。 4.5 CMOS電路基本ESD保護(hù)電路的設(shè)計 4.5.1 基本ESD保護(hù)電路單元 4.5.2 CMOS電路基本ESD保護(hù)電路 4.5.3 ESD設(shè)計的輔助工具－tlp測試 4.5.4 CMOS電路ESD保護(hù)設(shè)計方法 4.5.5 CMOS電路ESD保護(hù)電路示例 4.6 工藝控制和管理
上傳時間： 2013-07-13
上傳用戶：2404
FEATURES • 16 bit PIPE Spec PCI Express Testbench • Link training • Initial Flow Control • Packet Classes for easy to build PHY,DLLP and tlp packets • DLLP 16 bit CRC and tlp LCRC generation • Sequence Number generation and checking • ACK tlp packets • Scrambling • MemRd MemWr CfgRd CfgWr tlps
標(biāo)簽： 8226 Testbench FEATURES training
上傳時間： 2014-01-18
上傳用戶：netwolf
pcie處理層協(xié)議中文詳解,主要包括tlp概況，尋址和路由，請求和響應(yīng)處理機(jī)制
上傳時間： 2016-05-22
上傳用戶：ieliufei
pcie（PCI-Express）處理層協(xié)議中文詳解處理層協(xié)議（transaction Layer specification）◆tlp概況。◆尋址定位和路由導(dǎo)向。◆i/o，.memory，configuration，message request、completion 詳解。◆請求和響應(yīng)處理機(jī)制。◆virtual channel（ve）Mechanism虛擬通道機(jī)制。◆data integrity 數(shù)據(jù)完整性。一.tlp概況處理層（transaction Layer specification）是請求和響應(yīng)信息形成的基礎(chǔ)。包括四種地址空間，三種處理類型，從下圖可以看出在transaction Layer中形成的包的基本概括。一類是對io口和memory的讀寫包（tlpS:transaction Layers packages），另一類是對配置寄存器的讀寫設(shè)置包，還有一類是信息包，描述通信狀態(tài)，作為事件的信號告知用戶。對memory的讀寫包分為讀請求包和響應(yīng)包、寫請求包（不需要存儲器的響應(yīng)包）。而io類型的讀寫請求都需要返回I/O口的響應(yīng)包，
標(biāo)簽： pcie
上傳時間： 2022-06-30
上傳用戶：
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
