基于matlab的最佳基帶傳輸系統(tǒng)仿真源代碼
標簽: matlab 基帶傳輸 系統(tǒng)仿真 源代碼
上傳時間: 2013-12-16
上傳用戶:498732662
基于matlab的最佳基帶傳輸系統(tǒng)仿真(升余弦滾降系統(tǒng))
標簽: matlab 基帶傳輸 系統(tǒng)仿真
上傳時間: 2015-10-03
上傳用戶:日光微瀾
_通信原理_中數(shù)字基帶信號的計算機仿真 希望給大家?guī)韼椭?/p>
標簽: 通信原理 數(shù)字基帶信號 家 帶來
上傳時間: 2015-10-04
上傳用戶:363186
用verilog實現(xiàn)rs232通信async_transmitter.v
標簽: async_transmitter verilog 232 rs
上傳時間: 2013-12-17
上傳用戶:咔樂塢
用verilog實現(xiàn)rs232 receiveri
標簽: receiveri verilog 232 rs
上傳時間: 2013-12-23
上傳用戶:bjgaofei
viterbi decoder , use verilog HDL language.
標簽: language viterbi decoder verilog
上傳時間: 2015-10-06
上傳用戶:lili123
許多非常有用的 Verilog 實例: ADC, FIFO, ADDER, MULTIPLIER 等
標簽: MULTIPLIER Verilog ADDER FIFO
上傳用戶:電子世界
SD和MMC記憶卡介面技術(shù)基帶。sd&mmc的基礎(chǔ)說明。
標簽: MMC mmc sd 記憶卡
上傳時間: 2013-12-29
上傳用戶:
verilog testbench preliminary,很有用的
標簽: preliminary testbench verilog
上傳時間: 2013-12-24
上傳用戶:ardager
verilog語言寫的sdram控制器—命令響應(yīng)模塊代碼,經(jīng)過測試,邏輯正確,可編譯,可綜合
標簽: verilog sdram 語言 控制器
上傳時間: 2015-10-10
上傳用戶:onewq
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1