OReilly系列Learning.Java.3rd.edition
標(biāo)簽: Learning OReilly edition Java
上傳時(shí)間: 2015-11-29
上傳用戶:bibirnovis
c54x的VeriLog程序代碼 也是opencoreip
標(biāo)簽: opencoreip VeriLog c54x 程序
上傳時(shí)間: 2015-11-30
上傳用戶:helmos
EDA-Verilog 編碼原則,初學(xué)者必看!
標(biāo)簽: EDA-Verilog 編碼
上傳時(shí)間: 2014-01-22
上傳用戶:奇奇奔奔
1024點(diǎn)fft verilog hdl
標(biāo)簽: verilog 1024 fft hdl
上傳時(shí)間: 2013-12-25
上傳用戶:redmoons
4×4鍵盤掃描的verilog 代碼,在CPLD板上實(shí)現(xiàn)
標(biāo)簽: verilog CPLD 鍵盤掃描 代碼
上傳時(shí)間: 2015-12-01
上傳用戶:zhangyigenius
一個(gè)用verilog寫的串行傳輸?shù)讲⑿袀鬏數(shù)某绦颍趒uaters下編的
標(biāo)簽: verilog 串行傳輸 并行傳輸 程序
上傳時(shí)間: 2015-12-02
上傳用戶:lacsx
用bcb所撰寫的kohonen程式,優(yōu)雅的網(wǎng)狀伸張分佈,將任意維度的input data,reduce至二維x,y平面,competivite learning的最佳範(fàn)例.
標(biāo)簽: competivite learning kohonen reduce
上傳用戶:腳趾頭
ALTERA 的關(guān)于對SDRAM控制器操作的verilog相關(guān)程序,很不錯(cuò)絕對值得借鑒。
標(biāo)簽: verilog ALTERA SDRAM 控制器
上傳時(shí)間: 2015-12-03
上傳用戶:nanxia
ALTERA關(guān)于CCD的一些verilog程序,都通過運(yùn)行無誤的。
標(biāo)簽: verilog ALTERA CCD 程序
上傳用戶:sdq_123
Verilog HDL程序設(shè)計(jì)教程,非常實(shí)用,對學(xué)習(xí)Verilog非常有用。
標(biāo)簽: Verilog HDL 程序設(shè)計(jì) 教程
上傳時(shí)間: 2014-01-06
上傳用戶:妄想演繹師
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1