verilog分頻器～時鐘為50hmz，波特率采用9600bps～
標簽： verilog hmz 50 分頻器
上傳時間： 2013-12-27
上傳用戶：lwwhust
Hynix公司8M byte sdr sdram的verilog語言仿真實現(xiàn)。
標簽： verilog Hynix sdram byte
上傳時間： 2014-12-04
上傳用戶：h886166
北航夏宇聞的關(guān)于verilog的經(jīng)典教材，想學(xué)習(xí)verilog的人，可以下載學(xué)習(xí)一下，還是比較系統(tǒng)的好教材。
標簽： verilog 教材
上傳時間： 2013-12-17
上傳用戶：woshini123456
Verilog HDL課件，有常見問題說明
標簽： Verilog HDL
上傳時間： 2013-12-21
上傳用戶：sdq_123
關(guān)于Verilog的介紹性文章，不長但是有針對性
標簽： Verilog
上傳時間： 2014-01-07
上傳用戶：hgy9473
Verilog HDL的標準，比較詳細的語法說明
標簽： Verilog HDL 標準
上傳時間： 2015-12-15
上傳用戶：xsnjzljj
一個verilog語言描寫的同步fifo,包括:Fifo using declared registers for storage和Fifo using (model of) standard memory chip for storage.兩種方式,包含testbench
標簽： using Fifo registers declared
上傳用戶：Avoid98
verilog編寫，將I2C串行數(shù)據(jù)轉(zhuǎn)化為并行數(shù)據(jù)的功能模塊，類似于PCF8574芯片的功能。以后不用買另外的芯片就可以直接將并行數(shù)據(jù)連到I2C總線上了
標簽： verilog 編寫
上傳時間： 2014-01-20
上傳用戶：q123321
臺灣verilog hdl硬件描述性語言，適合有基礎(chǔ)的人
標簽： verilog hdl 硬件 語言
上傳時間： 2014-01-09
上傳用戶：13681659100
Machine Learning Weka 數(shù)據(jù)變換，給Arff文件加載權(quán)值，變換為XRFF文件。
標簽： Learning Machine Weka 數(shù)據(jù)
上傳時間： 2015-12-16
上傳用戶：wxhwjf
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
