UART實(shí)驗(yàn)Verilog HDL代碼，用于FPGA
標(biāo)簽： Verilog UART HDL 實(shí)驗(yàn)
上傳時(shí)間： 2014-01-09
上傳用戶：linlin
VGA實(shí)驗(yàn)的Verilog HDL代碼用于FPGA
標(biāo)簽： Verilog FPGA VGA HDL
上傳時(shí)間： 2014-12-07
上傳用戶：天涯
PWM的Verilog HDL代碼用于FPGA
標(biāo)簽： Verilog FPGA PWM HDL
上傳時(shí)間： 2013-12-22
上傳用戶：zhanditian
求解 形如 a*x^2+b*x+c=0 (mod p)的二次同余方程，其中p為任意素?cái)?shù)，a,b,c為任意整數(shù).
標(biāo)簽： mod 方程
上傳時(shí)間： 2014-01-11
上傳用戶：er1219
用java編寫的標(biāo)準(zhǔn)化考試系統(tǒng) (B/S網(wǎng)絡(luò)版)
標(biāo)簽： java 編寫 標(biāo)準(zhǔn)化
上傳時(shí)間： 2013-12-18
上傳用戶：qoovoop
用java編寫的 圖書查詢系統(tǒng) (B/S網(wǎng)絡(luò)版)
標(biāo)簽： java 編寫 圖書 查詢系統(tǒng)
上傳用戶：三人用菜
該系統(tǒng)是一個B/S結(jié)構(gòu)的公司定飯系統(tǒng),整套軟件由JSP編制,希望大家能夠多提寶貴意見,但請不要將它應(yīng)用于商業(yè)環(huán)境,如實(shí)在要使用的話,請與作者聯(lián)系!(使用此系統(tǒng)無比要有ORACLE8i以上版本數(shù)據(jù)庫!)
標(biāo)簽： ORACLE8i JSP 家
上傳時(shí)間： 2014-10-14
上傳用戶：Shaikh
通用串行異步收發(fā)器8251的Verilog HDL源代碼.doc
標(biāo)簽： Verilog 8251 HDL
上傳時(shí)間： 2013-12-24
上傳用戶：xg262122
人民郵電出版社<<設(shè)計(jì)與驗(yàn)證verilog hdl >>一書的配套光盤,包含書上所有原代碼,特別是狀態(tài)機(jī)部分,值得學(xué)習(xí)
標(biāo)簽： verilog lt gt hdl
上傳時(shí)間： 2013-12-27
上傳用戶：jichenxi0730
Verilog hdl開發(fā)的交通燈完整實(shí)例，是初學(xué)者學(xué)習(xí)fpga的典型例子
標(biāo)簽： Verilog hdl 交通燈
上傳時(shí)間： 2016-04-30
上傳用戶：xiaodu1124
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<strike id="umbgr"></strike>
