用VHDL寫的數字鎖相環程序 pll.vhd為源文件 pllTB.vhd為testbench
用VHDL寫的數字鎖相環程序 pll.vhd為源文件 pllTB.vhd為testbench...
vhd技術資料
?? 資源總數：87
?? 源代碼：57812
?? 電路圖：2
?? vhd全部資料 (87個)
本文件解壓后clock_time.vhd采用編程環境maxplusII
本文件解壓后clock_time.vhd采用編程環境maxplusII，完成時間秒定時、記時，設置時間秒、聲光報警等功能。...
福州大學EDA選修課所有實驗課程代碼。VHDL語言描述（vhd）
福州大學EDA選修課所有實驗課程代碼。VHDL語言描述（vhd），以及電路圖（gdf）...
VHDL 關于2DFFT設計程序 u scinode1 ∼ scinode9.vhd: Every SCI node RTL vhdl code. The details can be
VHDL 關于2DFFT設計程序 u scinode1 ∼ scinode9.vhd: Every SCI node RTL vhdl code. The details can be ...
max+plusII下編成的直流電機控制器vhd
max+plusII下編成的直流電機控制器vhd...
max+plusII下的各種功能的計數器vhd
max+plusII下的各種功能的計數器vhd...
/* This program generates the DApkg.vhd file that is used to define * the DA filter core and give
/* This program generates the DApkg.vhd file that is used to define * the DA filter core and give...
<Floating Point Unit Core> fpupack.vhd pre_norm_addsub.vhd addsub_28.vhd post_norm_addsub.
<Floating Point Unit Core> fpupack.vhd pre_norm_addsub.vhd addsub_28.vhd post_norm_addsub....
數字鐘的vhd文檔
數字鐘的vhd文檔，個人感覺還是蠻完善的，大家可以下載了一同改進。...
fulladder.vhd 一位全加器 adder.vhd 四位全加器 multi4.vhd 四位并行乘法器
fulladder.vhd 一位全加器 adder.vhd 四位全加器 multi4.vhd 四位并行乘法器...