FPGA正在掀起一場數(shù)字信號處理的變革。本書旨在講解前端數(shù)字信號處理算法的高效實現(xiàn)。首先概述了當(dāng)前的FPGA技術(shù)、器件以及用于設(shè)計最先進DSP系統(tǒng)的工具。第1章的案例研究是40多個設(shè)計示例的基礎(chǔ)。隨后幾章闡述了計算機算法的概念、理論、FIR和IIR濾波器的實現(xiàn)、多抽樣率數(shù)字信號系統(tǒng)、DFT和FFT算法、未來很可能實現(xiàn)的高級算法以及自適應(yīng)濾波器等。每一章都包含練習(xí)。附錄中給出了Verilog源代碼和術(shù)語。◆ 超過10個使用VHDL和Verilog設(shè)計的新的系統(tǒng)級案例研究◆ 新增一章專門介紹圖像和視頻處理◆ 更新后的Altera Quartus和全新的ModelSim仿真工具◆ xilinx Atlys板卡和ISIM仿真支持◆ 有符號定點數(shù)和浮點數(shù)IEEE庫示例◆ 概述并行全通IIR濾波器設(shè)計◆ CA和PCA系統(tǒng)級設(shè)計◆ MP3和ADPCM的語音和音頻編碼"本版新增了總計150多頁內(nèi)容，包括11個全新的系統(tǒng)設(shè)計理念，其中一些有超過100個嵌入式乘法器的需求
標(biāo)簽： 數(shù)字信號處理 fpga
上傳時間： 2022-06-13
上傳用戶：
《FPGA數(shù)字信號處理實現(xiàn)原理及方法》是2010年清華大學(xué)出版社出版的圖書，作者是何賓。本書全面而又系統(tǒng)地介紹了基于FPGA實現(xiàn)數(shù)字信號處理的原理及方法。全書包括12章和11個實驗，主要內(nèi)容包括數(shù)字信號處理設(shè)計導(dǎo)論、FPGA的硬件結(jié)構(gòu)及運算功能、信號及其處理理論概述、CORDIC算法原理及實現(xiàn)、FIR濾波器和IIR濾波器的設(shè)計、其他常用數(shù)字濾波器的設(shè)計、重定時信號流圖、數(shù)字通信信號處理原理及實現(xiàn)、自適應(yīng)信號處理理論基礎(chǔ)、基于FPGA的自適應(yīng)信號處理實現(xiàn)、信號同步原理及實現(xiàn)、基于AccelDSP的數(shù)字信號處理的實現(xiàn)和實驗部分。本書參考了大量最新的設(shè)計資料，內(nèi)容新穎、理論和應(yīng)用并重，充分反映了基于FPGA實現(xiàn)數(shù)字信號處理的最新方法和技術(shù)，可以幫助讀者系統(tǒng)地掌握這些方法和技術(shù)。本書可作為相關(guān)專業(yè)開設(shè)FPGA數(shù)字信號處理課程的本科生和研究生教學(xué)參考書，亦可作為從事FPGA數(shù)字信號處理研究方向的相關(guān)教師、研究生和科技人員的自學(xué)參考書，也可作為xilinx公司相關(guān)課程的培訓(xùn)用書。第1章 數(shù)字信號處理設(shè)計導(dǎo)論第2章 FPGA的硬件結(jié)構(gòu)及運算功能第3章 信號及其處理理論概述第4章 CORDIC算法原理及實現(xiàn)第5章 FIR濾波器和IIR濾波器的設(shè)計第6章 其他常用數(shù)字濾波器的設(shè)計第7章 重定時信號流圖第8章 數(shù)字通信信號處理原理及實現(xiàn)第9章 自適應(yīng)信號處理理論基礎(chǔ)第10章 基于FPGA的自適應(yīng)信號處理實現(xiàn)第11章 信號同步原理及實現(xiàn)第12章 基于AccelDSP的數(shù)字信號處理的實現(xiàn)參考文獻
標(biāo)簽： fpga 數(shù)字信號處理
上傳時間： 2022-06-14
上傳用戶：qdxqdxqdxqdx
verilog，fpga使用技巧。速度換資源、資源換速度等
上傳時間： 2022-06-14
上傳用戶：
【資源描述】:在VC709上跑PCIe X8例程，RedHat Linux 。發(fā)現(xiàn)官方例程的驅(qū)動有些地方不適應(yīng)于新版Linux了，做了一點修改，同時分享一下心得：首先PCIe例程一定要固化，并且一定要在服務(wù)器上電之前給VC709上電，否則用lspci命令是看不到VC709被系統(tǒng)識別的?。。。?/p>
標(biāo)簽： xilinx pcie linux 驅(qū)動
上傳時間： 2022-06-17
上傳用戶：
微弱信號檢測的目的是從噪聲中提取有用信號，或用一些新技術(shù)和新方法來提高檢測系統(tǒng)輸出信號的信噪比。本文簡要分析了常用的微弱信號檢測理論，對小波變換的微弱信號檢測原理進行了進一步的分析。然后提出了微弱信號檢測系統(tǒng)的軟硬件設(shè)計，在闡述了系統(tǒng)的整體設(shè)計的基礎(chǔ)上，對電路所選芯片的結(jié)構(gòu)和性能進行了簡單的介紹，選用了具有14位分辨率的4路并行A/D轉(zhuǎn)換器AD7865作為模數(shù)轉(zhuǎn)換器，且選用xilinx公司的Spartan-3系列FPGA邏輯器件作為控制器，控制整個系統(tǒng)的各功能模塊。同時，利用FPGA設(shè)計了先入先出存儲器，充分利用系統(tǒng)資源，降低了外圍電路的復(fù)雜度，為電路調(diào)試及制板帶來了極大的方便，且提升了系統(tǒng)的采集速度和集成度。系統(tǒng)的軟件設(shè)計采用Verilog HDL語言編程，在xilinx ISE軟件開發(fā)平臺上完成編譯和綜合，并選用ModelSim SE 6.0完成了波形仿真。關(guān)鍵詞：微弱信號檢測；信號調(diào)理：FPGA：AD7865；Verilog HDL信息時代需要獲取許多有用的信息，多數(shù)科學(xué)研究及工程應(yīng)用技術(shù)所需的信息都是通過檢測的方法來獲取的。若被檢測的信號非常微弱，就很容易被噪聲湮沒，那么很難有效的從噪聲中檢測出有用信號。微弱信號在絕對意義上是指信號本身非常微弱，而在相對意義上是指信號相對于強背景噪聲而言的非常微弱，也就是指信噪比極低。人們進行長期的研究工作來檢測被噪聲所覆蓋的微弱信號，分析噪聲產(chǎn)生的原因以及規(guī)律，且研究被測信號的特點、相關(guān)性以及噪聲統(tǒng)計特性，從而研究出從背景噪聲中檢測有用信號的方法。1微弱信號檢測（Weak Signal Detection）技術(shù)2.3.41主要是提高信號的信噪比，從噪聲中檢測出有用的微弱信號。對于這些微弱的被測量（如：微振動、微流量、微壓力、微溫差、弱光、弱磁、小位移、小電容等），大多數(shù)都是利用相應(yīng)的傳感器將微弱信號轉(zhuǎn)換為微弱電流或者低電壓，再經(jīng)過放大器將其幅度放大到預(yù)期被測量的大小。
標(biāo)簽： 微弱信號檢測
上傳時間： 2022-06-18
上傳用戶：canderile
The information disclosed to you hereunder (the Materials ) is provided solely for the selection and use of xilinx products. To the maximum extent permitted by applicable law: (1) Materials are made available"AS IS"and with all faults, xilinx hereby DISCLAIMS ALL WARRANTIES AND CONDITIONS, EXPRESS, IMPLIED, OR ST ATUTORY, INCLUDING BUT NOT LIMITED TO WARRANTIES OF MERCHANTABILITY NON-INFRINGEMENT, OR FITNESS FOR ANY PARTICULAR PURPOSE; and (2) xilinx shall not be liable (whether in contract or tort. includina nealigence. or under anv other theorv of liabilitv) for any loss or damage of any kind or nature related to, arising under, or in connection with, the Materials (including vour use of the Materials), including for any direct, indirect, special, incidental, or consequential loss or damage (including loss of data, profits, qoodwill, or any type of loss or damage suffered as a result of anv action brought by a third party)
上傳時間： 2022-06-18
上傳用戶：
Chapter 1：Introduction and Overview Chapter 2：Switches，Buttons，and Knob 開關(guān)按鈕Chapter 3：Clock Sources 時鐘脈沖源Chapter 4：FPGA Configuration Options 配置Chapter 5：Character LCD Screen LCD顯示屏特性Chapter 6：VGA Display Port VGA接口——接到顯示器上Chapter 7：RS-232 Serial Ports RS-232接口——接器件Chapter 8：PS/2 Mouse/Keyboard Port PS/2鼠標(biāo)鍵盤接口Chapter 9：Digital to Analog Converter（DAC）D/A接口Chapter 10：Analog Capture Circuit 模擬捕獲電路Chapter 11：Intel StrataFlash Parallel NOR Flash PROM Chapter 12：SPI Serial Flash 串行外圍接口系列閃存Chapter 13：DDR SDRAM 內(nèi)存Chapter 14：10/100 Ethernet Physical Layer Interface以太網(wǎng)物理層接口Chapter 15：Expansion Connectors 擴展接口Chapter 16：XC2C64A CoolRunner-II CPLDChapter 17：DS2432 1-Wire SHA-1 EEPROMSpartan-3E入門實驗板使設(shè)計人員能夠即時利用Spartan-3E系列的完整平臺性能。設(shè)備支持：Spartan-3E、CoolRunner-ll關(guān)鍵特性：xilinx器件：Spartan-3E（50萬門，XC3S500E-4FG320C），CoolRunnerTM-lI與Platform Flash時鐘：50MHz晶體時鐘振蕩器存儲器：128Mbit 并行Flash，16 Mbit SPI Flash，64MByte DDR SDRAM連接器與接口：以太網(wǎng)10/100Phy，JTAG USB下載，兩個9管腳RS-232串行端口，PS/2類型鼠標(biāo)/鍵盤端口，帶按鈕的旋轉(zhuǎn)編碼器，四個滑動開關(guān)，八個單獨的LED輸出
標(biāo)簽： Spartan-3E
上傳時間： 2022-06-19
上傳用戶：kingwide
黑金基于xilinx ZYNQ7000開發(fā)平臺的開發(fā)板2016款正式發(fā)布了，型號為：AX7020 。 此款開發(fā)平臺是xilinx的Zynq7000 SOC 芯片的解決方案。它采用ARM+FPGA SOC技術(shù) 將雙核 ARM Cortex-A9 和 FPGA 可編程邏輯集成在一顆芯片上。它采用的是 xilinx 的 Zynq7000系列XC7Z020-2CLG400I作為核心處理器，在ARM和FPGA上分別具有豐富的 硬件資源和外圍接口。設(shè)計上堅持“精致、實用、簡潔”的設(shè)計理念，它不但適合于軟件工作 人員的前期的軟件驗證，也適合于硬件開發(fā)人員的硬件設(shè)計即軟硬件的系統(tǒng)協(xié)作，加快項目的 開發(fā)進程。
標(biāo)簽： ZYNQ7000 AX7020 FPGA
上傳時間： 2022-06-29
上傳用戶：
1.深入研究PCIe和千兆以太網(wǎng)，了解PCIe和千兆以太網(wǎng)的技術(shù)優(yōu)勢，具體分析PCle和千兆以太網(wǎng)的傳輸協(xié)議，詳細(xì)說明PCleTLP數(shù)據(jù)包格式和以太網(wǎng)標(biāo)2.完成PCIe DMA數(shù)據(jù)傳輸系統(tǒng)設(shè)計。設(shè)計方案主要包括兩大部分，分別是FPGA端Verilog邏輯模塊開發(fā)以及PC端的驅(qū)動和C應(yīng)用程序開發(fā)。FPGA端基于PCle IP Core完成了發(fā)送接收引擎模塊、寄存器讀寫控制模塊和FIFO讀寫控制模塊的設(shè)計。定義了相應(yīng)模塊的接口，并分析了數(shù)據(jù)傳輸?shù)臅r序。PC端采用WinDriver進行PCle的驅(qū)動開發(fā)，并根據(jù)WinDriver提供的驅(qū)動API函數(shù)完成C應(yīng)用程序的設(shè)計。3.完成千兆以太網(wǎng)數(shù)據(jù)傳輸系統(tǒng)設(shè)計。設(shè)計方案也主要包括兩大部分，分別是FPGA端Verilog邏輯模塊開發(fā)以及PC端Winpcap應(yīng)用程序開發(fā)。FPGA端基于嵌入式三態(tài)以太網(wǎng)MACIPCore，設(shè)計了發(fā)送接收引擎模塊、FIFO讀寫控制模塊和物理接口模塊。定義了相應(yīng)模塊的接口，并分析了數(shù)據(jù)傳輸經(jīng)過Locallink接口和Client用戶接口上的傳輸時序。PC端采用Winpcap提供的網(wǎng)絡(luò)編程完成了C應(yīng)用程序的設(shè)計，實現(xiàn)了捕獲FPGA端發(fā)送的數(shù)據(jù)包以及發(fā)送原始數(shù)據(jù)包至FPGA端的功能。4.PCIe DMA數(shù)據(jù)傳輸系統(tǒng)和千兆以太網(wǎng)數(shù)據(jù)傳輸系統(tǒng)在xilinx ML507開發(fā)板上進行了性能測試。記錄FPGA與PC間進行讀寫測試的結(jié)果，驗證這兩個系統(tǒng)的可用性和穩(wěn)定性，最后分析了影響系統(tǒng)傳輸速率的原因以及系統(tǒng)目前仍存在的不足。
標(biāo)簽： fpga pc pcie 以太網(wǎng) 通信
上傳時間： 2022-07-11
上傳用戶：xsr1983
軟件無線電是一種解決無線電通信領(lǐng)域內(nèi)多體系并存、不同體系間無法制訂統(tǒng)一標(biāo)準(zhǔn)等問題的方案。由于軟件無線電是基于軟件編程實現(xiàn)各種功能，其主要的特點表現(xiàn)在靈活性和開放性上。只要在其硬件系統(tǒng)能處理的信號頻段，想要增加相對應(yīng)頻段中的通信功能只需通過軟件就能實現(xiàn)。軟件無線電的特點主要體現(xiàn)在軟件可編程和可升級上，但是不管其實現(xiàn)功能多樣性還是頻段的擴展，都必須要求硬件系統(tǒng)具備相應(yīng)的處理能力。軟件無線電硬件平臺目的是為了處理信號和實現(xiàn)不同通信功能，在軟件無線電系統(tǒng)中不可或缺。文章首先從理論上研究了軟件無線電技術(shù)，從技術(shù)原理角度分析了軟件無線電硬件平臺的結(jié)構(gòu)體系，比較其優(yōu)缺點，最終確立了以ADI公司的AD9361射頻收發(fā)芯片為核心處理器件的軟件無線電硬件平臺的設(shè)計方案，然后將軟件無線電硬件平臺分為AD9361模塊、信號接口模塊、電源模塊這三個主要部分。其中主要介紹了AD9361芯片、信號輸入/輸出接口、FMC連接器、電源供電電路、電源監(jiān)測電路等多個方案。在保證信號完整性和電源完整性的前提下完成了PCB版圖設(shè)計。最后配合ML605開發(fā)板，對該硬件平臺的各項功能進行測試，最終連接天線能夠?qū)SM廣播信號正確接收。驗證了該軟件無線電硬件平臺設(shè)計的正確性，同時也驗證了該硬件平臺的功能正常，性能良好。本文設(shè)計并實現(xiàn)了一種基于AD936]的軟件無線電硬件平臺，該平臺工作頻率為70MHz至6GHz，包含完整的發(fā)射和接收功能，具有多種工作模式，多種應(yīng)用場景的特點。通過FMC連接器與xilinx公司的Virtex-6FPGAML605開發(fā)板相連，實現(xiàn)射頻應(yīng)用開發(fā)，在寬帶通信、測試等場合均能有良好的表現(xiàn)，對現(xiàn)階段的軟件無線電研究以及產(chǎn)品開發(fā)有著用藥的價值和意義。
上傳時間： 2022-07-11
上傳用戶：
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
