亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

xilinx

xilinx(賽靈思)是全球領先的可編程邏輯完整解決方案的供應商。xilinx研發、制造并銷售范圍廣泛的高級集成電路、軟件設計工具以及作為預定義系統級功能的IP（IntellectualProperty）核。

  • In this paper, a new method is introduced to implement chaotic generators based on the Henon map and

    In this paper, a new method is introduced to implement chaotic generators based on the Henon map and Lorenz chaotic generators given by the state equations using the Field Programmable Gate Array (FPGA). The aim of this method is to increase the frequency of the chaotic generators. The new method is based on the MATLAB® Software, xilinx System Generator, xilinx Alliance tools and Synplicity Synplify.

    標簽： introduced generators implement chaotic

    上傳時間： 2017-07-24

    上傳用戶：qq521

  • 對vga接口做了詳細的介紹

    對vga接口做了詳細的介紹，并且有一 ·三段式Verilog的IDE程序，但只有DMA ·電子密碼鎖，基于fpga實現，密碼正 ·IIR、FIR、FFT各模塊程序設計例程， ·基于邏輯工具的以太網開發，基于邏 ·自己寫的一個測溫元件（ds18b20）的 ·光纖通信中的SDH數據幀解析及提取的 ·VHDL Programming by Example（McGr ·這是CAN總線控制器的IP核，源碼是由 ·FPGA設計的SDRAM控制器，有仿真代碼 ·xilinx fpga 下的IDE控制器原代碼, ·用verilog寫的，基于查表法實現的LO ·精通verilog HDL語言編

    標簽： vga 接口

    上傳時間： 2014-12-04

    上傳用戶：colinal

  • PCI-E接口設計是現在系統設計的熱點

    PCI-E接口設計是現在系統設計的熱點，本文檔是在xilinx芯片中集成pcie接口控制器的好資料

    標簽： PCI-E 接口設計 系統設計

    上傳時間： 2017-08-14

    上傳用戶：yoleeson

  • 學習ISE的好資料

    學習ISE的好資料，想要使用xilinx芯片進行開發必看

    標簽： ISE

    上傳時間： 2017-08-24

    上傳用戶：wys0120

  • 波束成型

    波束成型，基于FPGA的波束成型，包括兩個文件，一個濾波器，一個xilinx仿真

    標簽： 波束

    上傳時間： 2017-09-14

    上傳用戶：3到15

  • 簡要介紹了數字下變頻的設計

    簡要介紹了數字下變頻的設計，通過采用xilinx的ise軟件，ipcore的調用實現

    標簽： 數字下變頻

    上傳時間： 2017-09-18

    上傳用戶：朗朗乾坤

  • xilinx DSP DESIGN

    介紹virtex4 DSP開發的指導手冊

    標簽： xilinx virtex4 dsp

    上傳時間： 2015-05-05

    上傳用戶：zengover

  • xilinx ISE設計開發套件

    一個用vhdl編程的軟件可以學習一下。這個軟件很不錯

    標簽： xilinx ISE設計開發套件

    上傳時間： 2015-05-25

    上傳用戶：impossiblexu

  • virtex-6RAM技術資料

    包括xilinx virtex6開發板的原語介紹，端口說明，使用方法等，利于開發設計

    標簽： virtex6_hdl RAM

    上傳時間： 2016-09-20

    上傳用戶：ljcg100

  • 賽靈思 FPGA 設計時序

    賽靈思 FPGA 設計時序：作為賽靈思用戶論壇的定期訪客（見 http://forums.xilinx.com），我注意到新用 戶往往對時序收斂以及如何使用時序約束 來達到時序收斂感到困惑。為幫助 FPGA 設計新手實現時序收斂，讓我們來深入了 解時序約束以及如何利用時序約束實現 FPGA 設計的最優結果。

    標簽： FPGA 賽靈思 計時

    上傳時間： 2016-12-14

    上傳用戶：bigbibby

主站蜘蛛池模板： 丰原市| 郸城县| 永福县| 大同市| 东宁县| 长武县| 锡林浩特市| 广德县| 高碑店市| 无极县| 商洛市| 兴海县| 华坪县| 石台县| 萨嘎县| 龙江县| 和林格尔县| 牡丹江市| 柞水县| 博白县| 沭阳县| 三门县| 万州区| 富平县| 东山县| 博兴县| 灵川县| 彰武县| 南乐县| 浦城县| 图片| 四川省| 荔浦县| 凉山| 安多县| 县级市| 承德市| 上虞市| 庄河市| 怀宁县| 石棉县|