FGPA設(shè)計(jì)教程經(jīng)典 xilinx設(shè)計(jì)教程
標(biāo)簽： cn_xilinx eetop 14.5 ISE 設(shè)計(jì)教程
上傳時(shí)間： 2017-04-26
上傳用戶：lijian0714
virtex ultra scale plus 16nm vcu 188 board user guide. For high speed and ultra scale design prototype.
標(biāo)簽： xilinx guide user vcu 118
上傳時(shí)間： 2017-05-16
上傳用戶：hewangfeng
xilinx 7代FPGA系列引腳信息描述
標(biāo)簽： 7Series_Pkg_Pinout xilinx_ug 475
上傳時(shí)間： 2017-05-24
上傳用戶：wujie941119
xilinx zc7020 開(kāi)發(fā)板 設(shè)計(jì)文檔
標(biāo)簽： 7020 zc 開(kāi)發(fā)板 文檔
上傳時(shí)間： 2017-08-24
上傳用戶：nonghero
EGO1 是依元素科技基于 xilinx Artix-7 FPGA 研發(fā)的便攜式數(shù)?；旌匣A(chǔ)教 學(xué)平臺(tái)。EGO1 配備的 FPGA (XC7A35T-1CSG324C)具有大容量高性能等特點(diǎn)， 能實(shí)現(xiàn)較復(fù)雜的數(shù)字邏輯設(shè)計(jì)；在 FPGA 內(nèi)可以構(gòu)建 MicroBlaze 處理器系統(tǒng)， 可進(jìn)行 SoC 設(shè)計(jì)。該平臺(tái)擁有豐富的外設(shè)，以及靈活的通用擴(kuò)展接口。
標(biāo)簽： ego 用戶手冊(cè)
上傳時(shí)間： 2017-10-14
上傳用戶：wlwl
華為的FPGA高級(jí)技巧xilinx
標(biāo)簽： FPGA 高級(jí)技巧
上傳時(shí)間： 2018-04-15
上傳用戶：MagicJ
本文主要介紹如何在Vivado設(shè)計(jì)套件中進(jìn)行時(shí)序約束，原文出自xilinx中文社區(qū)。 Vivado軟件相比于ISE的一大轉(zhuǎn)變就是約束文件，ISE軟件支持的是UCF(User Constraints File)，而Vivado軟件轉(zhuǎn)換到了XDC(xilinx Design Constraints)。XDC主要基于SDC(Synopsys Design Constraints)標(biāo)準(zhǔn)，另外集成了xilinx的一些約束標(biāo)準(zhǔn)，可以說(shuō)這一轉(zhuǎn)變是xilinx向業(yè)界標(biāo)準(zhǔn)的靠攏。Altera從TimeQuest開(kāi)始就一直使用SDC標(biāo)準(zhǔn)，這一改變，相信對(duì)于很多工程師來(lái)說(shuō)是好事，兩個(gè)平臺(tái)之間的轉(zhuǎn)換會(huì)更加容易些。
標(biāo)簽： VIVADO 集成開(kāi)發(fā)環(huán)境 時(shí)序約束
上傳時(shí)間： 2018-07-13
上傳用戶：yalsim
國(guó)際著名xilinx公司原版PCI IP核，完全兼容PCIv2.1，可放心應(yīng)用
標(biāo)簽： VHDL pci
上傳時(shí)間： 2019-03-08
上傳用戶：yyyfzx
xilinx公司PCI源碼，可直接使用。完全兼容PCIv2.2
標(biāo)簽： VHDL pci 源碼
原語(yǔ)是 xilinx 針對(duì)其器件特征開(kāi)發(fā)的一系列常用模 塊的名字，用戶可以將其看成 xilinx 公司為用戶提供的庫(kù)函數(shù)，類似于 C++ 中的“cout”等關(guān)鍵字，是芯片中的基本元件，代表 FPGA 中實(shí)際擁有的硬件邏 輯單元
標(biāo)簽： xilinx原語(yǔ)的使用方法
上傳時(shí)間： 2019-06-19
上傳用戶：popo
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
