xilinx的ml505開發板驅動SDRAM例程
標簽： sdram 505 200 Mhz ml 開發板 驅動
上傳時間： 2019-08-27
上傳用戶：蒙奇D小鬼
vivado2019 license,可以破解xilinx的開發工具vivodo2019
上傳時間： 2020-09-23
上傳用戶：
xilinx的sp6實用手冊，自己看吧，挺不錯的！！！！！
上傳時間： 2020-12-03
上傳用戶：
資料共5G，Zynq 7020平臺，包括FPGA、SDK源碼，例程源碼，各種圖像處理，人工智能算法，原理圖，PCB，適合做項目移植、項目開發
上傳時間： 2021-12-20
上傳用戶：wangshoupeng199
MYD-Y7Z010/007S開發板 開發板 由 MYC-Y7Z010/007S核心板 加 MYB-Y7Z010/007S底板 組成 。核心板 核心板 采用了 xilinx最新的基于 最新的基于 最新的基于 28nm工藝的 工藝的 Zynq-7000 All Programmable SoC平 臺， 集成了 集成了 單/雙核 ARM Cortex-A9處理器和 處理器和 處理器和 FPGA，具有 高性能，低功耗 高性能，低功耗 高性能，低功耗 高性能，低功耗 ，高擴展等特性 ，高擴展等特性 ，高擴展等特性 ，高擴展等特性 ， 能在工業設計中滿足各種 工業設計中滿足各種 工業設計中滿足各種 工業設計中滿足各種 工業設計中滿足各種 需要。 底板 搭載 以太 網口， 網口， USB 2.0接口， 接口， TF卡接口， 卡接口， RS232， RS485，CAN等多種 接口 ，方便評估或集成。開發板采用 ，方便評估或集成。開發板采用 ，方便評估或集成。開發板采用 ，方便評估或集成。開發板采用 ，方便評估或集成。開發板采用 ，方便評估或集成。開發板采用 ，方便評估或集成。開發板采用 ，方便評估或集成。開發板采用 Linux，提供包括用戶手冊， ， 提供包括用戶手冊， 提供包括用戶手冊， 提供包括用戶手冊， 提供包括用戶手冊， 提供包括用戶手冊PDF底板原理圖， 外擴接口驅動底板原理圖， 外擴接口驅動底板原理圖， 外擴接口驅動底板原理圖， 外擴接口驅動底板原理圖， 外擴接口驅動BSP源碼包，開發工具等 源碼包，開發工具等 源碼包，開發工具等 源碼包，開發工具等 ，為開發 者提供了完善的軟件為開發 者提供了完善的軟件為開發 者提供了完善的軟件為開發 者提供了完善的軟件為開發 者提供了完善的軟件為開發 者提供了完善的軟件環境， 幫助 降低產品開發周期，實現快速上市。 降低產品開發周期，實現快速上市。 降低產品開發周期，實現快速上市。 降低產品開發周期，實現快速上市。 降低產品開發周期，實現快速上市。 降低產品開發周期，實現快速上市。 降低產品開發周期，實現快速上市。 降低產品開發周期，實現快速上市。 降
上傳時間： 2022-02-12
上傳用戶：
本文主要介紹如何在Wado設計套件中進行時序約束，原文出自 xilinx中文社區。1 Timing Constraints in Vivado-UCF to xdcVivado軟件相比于sE的一大轉變就是約束文件，5E軟件支持的是UcF（User Constraints file，而 Vivado軟件轉換到了XDc（xilinx Design Constraints）。XDC主要基于SDc（Synopsys Design Constraints）標準，另外集成了Xinx的一些約束標準可以說這一轉變是xinx向業界標準的靠攏。Altera從 TimeQuest開始就一直使用SDc標準，這一改變，相信對于很多工程師來說是好事，兩個平臺之間的轉換會更加容易些。首先看一下業界標準SDc的原文介紹：Synopsys widely-used design constraints format, known as sDc, describes the design intent"and surrounding constraints for synthesis, clocking, timing, power, test and environmental and operating conditions. sDc has been in use and evolving for more than 20 years, making it the most popular and proven format for describing design constraints. Essentially all synthesized designs use SDc and numerous EDa companies have translators that can read and process sDc
標簽： vivado
上傳時間： 2022-03-26
上傳用戶：
FPGA開發全攻略(下冊) 如何克服 FPGA I/O 引腳分配挑戰 作者：Brian Jackson 產品營銷經理xilinx, Inc. brian.jackson@xilinx.com 對于需要在 PCB 板上使用大規模 FPGA 器件的設計人員來說，I/O 引腳分配是必須面對的眾多挑戰之一。 由于眾多原因，許多設計人員發表為大型 FPGA 器件和高級 BGA 封裝確定 I/O 引腳配置或布局方案越來越困難。 但是組合運用多種智能 I/O 規劃工具，能夠使引腳分配過程變得更輕松。 在 PCB 上定義 FPGA 器件的 I/O 引腳布局是一項艱巨的設計挑戰，即可能幫助設計快速完成，也有可能造 成設計失敗。 在此過程中必須平衡 FPGA 和 PCB 兩方面的要求，同時還要并行完成兩者的設計。 如果僅僅針 對 PCB 或 FPGA 進行引腳布局優化，那么可能在另一方面引起設計問題。 為了解引腳分配所引起的后果，需要以可視化形式顯示出 PCB 布局和 FPGA 物理器件引腳，以及內部 FPGA I/O 點和相關資源。 不幸的是，到今天為止還沒有單個工具或方法能夠同時滿足所有這些協同設計需求。 然而，可以結合不同的技術和策略來優化引腳規劃流程并積極采用 xilinx? PinAhead 技術等新協同設計工 具來發展出一套有效的引腳分配和布局方法。 賽靈思公司在 ISE? 軟件設計套件 10.1 版中包含了 PinAhead。 賽靈思公司開發了一種規則驅動的方法。首先根據 PCB 和 FPGA 設計要求定義一套初始引腳布局，這樣利 用與最終版本非常接近的引腳布局設計小組就可以盡可能早地開始各自的設計流程。 如果在設計流程的后期由 于 PCB 布線或內部 FPGA 性能問題而需要進行調整，在采用這一方法晨這些問題通常也已經局部化了，只需要 在 PCB 或 FPGA 設計中進行很小的設計修改。
標簽： FPGA開發全攻略
上傳時間： 2022-03-28
上傳用戶：默默
為了提高超高頻RFID系統中閱讀器在低信噪比的情況下仍具有較高的識別能力,提出一種基于FPGA系統結合軟件無線電方法實現超高頻RFID射頻前端電路方案。超高頻射頻識別系統必須符合EPC Class 1generation 2標準,所設計的電路系統以xilinx公司的XC6SLX16-2CSG324FPGA芯片為硬件基礎,將數字基帶調制解調和中頻濾波電路在FPGA系統中設計實現,重點闡述了射頻前端電路的設計結構、AD/DA轉換電路,以及數字濾波器的設計。實驗結果表明,所設計的超高頻RFID閱讀器簡化了前端電路系統結構,提升了穩定性,增強了抗干擾能力。該電路系統在信噪比較低的情況下,能夠較好地實現915MHz頻率的射頻接收和發送。In order to improve the reader UHF RFID system still has a higher ability to identify,in the case of low signal-to-noise ratio.The UHF RFID systems must comply with EPC Class 1 generation 2 standard.In this paper,the design of the circuit system based on xilinx＇s XC6SLX16-2CSG324 FPGA chip,and presents UHF RFID RF front-end circuit with software radio based on FPGA system.Digital baseband modem and IF filter circuit is designed and implemented in the FPGA system,and focused on designing the structure of the RF front-end circuit,AD/DA conversion circuits,and digital filter.Experimental results show that the UHF RFID reader de...
標簽： 915mhz 超高頻 rfid 閱讀 射頻 前端 電路 設計
上傳時間： 2022-04-17
上傳用戶：shjgzh
邏輯器件分成兩類：① 固定的或定制的。② 可編程的或可變的。其中，固定的或定制的邏輯器件通常稱為專用芯片（ASIC）。ASIC 是為了滿足特定的用途而設計的芯片，例如 MP3 解碼芯片等。其優點是通過固化的邏輯功能和大規模的工業化生產，降低了芯片的成本，同時提高了產品的可靠性。隨著集成度的提高，ASIC 的物理尺寸也在不斷的縮小。但是，ASIC 設計的周期很長，而且投資大，風險高。一旦設計結束后，功能就固化了，以后的升級改版困難比較大。電子產品的市場正在逐漸細分，為了滿足快速產品開發，產生了現場可編程邏輯器件（FPGA）。 自 1984 年 xilinx 公司推出了第一片現場可編程邏輯器件（FPGA）至今，FPGA 已經歷了 20 幾年的快速發展歷程。特別是近幾年來，更是發展迅速。FPGA 的邏輯規模已經從最初的 1000 個可用門發展到現在的1000 萬個可用門。FPGA 技術之所以具有巨大的市場吸引力，其根本原因在于：FPGA 不僅可以解決電子系統小型化、低功耗、高可靠性等問題，而且其開發周期短、投入少，芯片價格不斷下降。FPGA 正在越來越多地取代傳統上 ASIC，特別是在小批量、個性化的產品市場方面
標簽： fpga
上傳時間： 2022-04-22
上傳用戶：
FPGA核心知識詳解與開發技巧對初級FPGA工程師而言，必須掌握FPGA相關基礎知識、精通硬件描述語言、熟練數字電路設計、加強工程項目的實踐。應廣大初級FPGA工程師/FPGA愛好者之需，電子發燒友網策劃整合并隆重推出FPGA核心知識詳解與開發技巧電子書，以后會陸續推出其他章節，敬請廣大工程師朋友繼續關注和留意。目錄1、FPGA核心知識詳解（1）：FPGA入門必備2、FPGA核心知識詳解（2）：FPGA入門書籍推薦篇3、FPGA核心知識詳解（3）：那些讓FPGA初學者糾結的仿真4、FPGA開發技巧（1）5、FPGA開發技巧（2）6、FPGA開發技巧（3）7、FPGA開發技巧（4）8、FPGA開發技巧（5）9、FPGA開發技巧（6）你能從這本書中學到什么本書主要講解FPGA相關基礎知識、精通硬件描述語言、熟練數字電路設計、加強工程項目的實踐，包括：FPGA入門必備FPGA入門書籍推薦篇那些讓FPGA初學者糾結的仿真FPGA開發技巧（6篇）適宜人群本書籍主要介紹FPGA設計技巧，適合電子類專業的學生、初級電子工程師需要學習FPGA設計知識的從業人員希望加強FPGA設計技能的電子愛好者FPGA學習筆記之時序處理技巧時序分析是FPGA設計中永恒的話題，也是FPGA開發人員設計進階的必由之路。慢慢來，先介紹時序分析中的一些基本概念。應廣大初級FPGA工程師/FPGA愛好者之需，電子發燒友網策劃整合并隆重推出FPGA學習筆記之時序處理技巧電子書，以后會陸續推出其他章節，敬請廣大工程師朋友繼續關注和留意。目錄1時序分析中的一些基本概念2FPGA進行靜態時序分析3xilinx FPGA編程技巧常用時序約束方法48 忠告 FPGA系統設計時序檢查問題5如何有效的管理FPGA設計中的時序問題你能從這本書中學到什么本書主要講解FPGA時序分析的基本概念及常見問題的解決辦法，包括：時序分析中的一些基本概念FPGA進行靜態時序分析xilinx FPGA編程技巧常用時序約束方法8 忠告 FPGA系統設計時序檢查問題如何有效的管理FPGA設計中的時序問題適宜人群本書籍主要介紹FPGA設計技巧，適合電子類專業的學生、初級電子工程師需要學習FPGA設計知識的從業人員希望加強FPGA設計技能的電子愛好者
標簽： fpga
上傳時間： 2022-05-02
上傳用戶：XuVshu
