亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

串行收發(fā)

  • 1.單機自發(fā)自收串行通信。接收鍵入字符

    1.單機自發(fā)自收串行通信。接收鍵入字符,從8251A的發(fā)送端發(fā)送,與同一個8251A的接收端接收,然后在屏幕上顯示出來。 2.雙機串行通信,在一臺PC機鍵入字符,從8251A的發(fā)送端發(fā)送給另一臺PC機,另一臺PC機的 8251A的接收端接收,然后在屏幕上顯示出來。

    標簽: 單機 串行通信 接收 字符

    上傳時間: 2013-12-13

    上傳用戶:冇尾飛鉈

  • 8250串行通訊實驗:鍵盤輸入一個字符

    8250串行通訊實驗:鍵盤輸入一個字符,將其ASCII碼加1后發(fā)送出去,再接收回來在屏幕上加1后的字符顯示出來,實現(xiàn)自發(fā)自收。

    標簽: 8250 串行通訊 實驗 字符

    上傳時間: 2016-02-22

    上傳用戶:jennyzai

  • 1. 本程序使用一個定時器和任意 2 個 I/O 口模擬一個串行口。 2. 1位起始位

    1. 本程序使用一個定時器和任意 2 個 I/O 口模擬一個串行口。 2. 1位起始位,8位數(shù)據(jù)位,1位停止位。發(fā)數(shù)據(jù)位時先發(fā)低位。 3. 支持半雙工通訊。收、發(fā)波特率相同。 4. 應把定時器中斷優(yōu)先級設置為最高級。 5. 本程序每接收一個字節(jié)后就把它放到一個隊列緩沖區(qū)中(也可使用環(huán)行緩沖區(qū)), 待緩沖區(qū)滿后,將緩沖區(qū)中的內容原樣發(fā)回。這是為了測試多字節(jié)連續(xù)收發(fā)的 能力和簡化程序。實際應用中應防止緩沖區(qū)溢出。 6. 由接收轉換到發(fā)送時要先調用 soft_send_enable (); 由發(fā)送轉換到接收時要先調用 soft_receive_enable ()。 7. 發(fā)送最后一個字節(jié)后如果要立刻轉為接收,必須等待最后一個字節(jié)后發(fā)送完畢 while ( rs_f_TI == 0) // 等待最后一個字節(jié)發(fā)送完畢

    標簽: 程序 定時器 串行口 模擬

    上傳時間: 2016-10-22

    上傳用戶:tonyshao

  • :章介紹了數(shù)據(jù)采集系統(tǒng)中STC12系列單片機與PC機之間的串行通信。設計了sTc12c2052AD 與 MAX232的硬件電路

    :章介紹了數(shù)據(jù)采集系統(tǒng)中STC12系列單片機與PC機之間的串行通信。設計了sTc12c2052AD 與 MAX232的硬件電路,使用匯編語言編程,設置了串行1:7的工作方式,相應的波特率計算方法及特點,發(fā)送并接 收數(shù)據(jù)。單片機從EEPROM 中讀取數(shù)據(jù),通過R.S-232將其傳入PC,并將數(shù)據(jù)存儲在24C02中。

    標簽: c2052 12 2052 STC

    上傳時間: 2014-01-20

    上傳用戶:yimoney

  • RS-232、RS-422與RS-485都是串行數(shù)據(jù)接口標準

    RS-232、RS-422與RS-485都是串行數(shù)據(jù)接口標準,最初都是由電子工業(yè)協(xié)會(EIA)制 訂并發(fā)布的,RS-232在1962年發(fā)布,命名為EIA-232-E,作為工業(yè)標準,以保證不同廠家產(chǎn)品 之間的兼容。RS-422由RS-232發(fā)展而來,它是為彌補RS-232之不足而提出的。為改進RS-232 通信距離短、速率低的缺點,RS-422定義了一種平衡通信接口,將傳輸速率提高到10Mb/s, 傳輸距離延長到4000英尺(速率低于100kb/s時),并允許在一條平衡總線上連接最多10個接 收器

    標簽: RS 232 422 485

    上傳時間: 2017-06-14

    上傳用戶:gtzj

  • 基于USB的串行通信軟硬件設計

    基于USB的串行通信軟硬件設計

    標簽: USB 串行通信 軟硬件設計

    上傳時間: 2013-08-04

    上傳用戶:eeworm

  • 基于USB的串行通信軟硬件設計-41頁-0.8M.pdf

    專輯類-數(shù)字處理及顯示技術專輯-106冊-9138M 基于USB的串行通信軟硬件設計-41頁-0.8M.pdf

    標簽: USB 0.8 41

    上傳時間: 2013-07-19

    上傳用戶:yatouzi118

  • 基于FPGA的高速串行接口模塊仿真設計.rar

    現(xiàn)代社會信息量爆炸式增長,由于網(wǎng)絡、多媒體等新技術的發(fā)展,用戶對帶寬和速度的需求快速增加。并行傳輸技術由于時鐘抖動和偏移,以及PCB布線的困難,使得傳輸速率的進一步提升面臨設計的極限;而高速串行通信技術憑借其帶寬大、抗干擾性強和接口簡單等優(yōu)勢,正迅速取代傳統(tǒng)的并行技術,成為業(yè)界的主流。 本論文針對目前比較流行并且有很大發(fā)展?jié)摿Φ膬煞N高速串行接口電路——高速鏈路口和Rocket I/O進行研究,并以Xilinx公司最新款的Virtex-5 FPGA為研究平臺進行仿真設計。本論文的主要工作是以某低成本相控陣雷達信號處理機為設計平臺,在其中的一塊信號處理板上,進行了基于LVDS(Low VoltageDifferential Signal)技術的高速LinkPort(鏈路口)設計和基于CML(Current ModeLogic)技術的Rocket I/O高速串行接口設計。首先在FPGA的軟件中進行程序設計和功能、時序的仿真,當仿真驗證通過之后,重點是在硬件平臺上進行調試。硬件調試驗證的方法是將DSP TS201的鏈路口功能與在FPGA中的模擬高速鏈路口相連接,進行數(shù)據(jù)的互相傳送,接收和發(fā)送的數(shù)據(jù)相同,證明了高速鏈路口設計的正確性。并且在硬件調試時對Rocket IO GTP收發(fā)器進行回環(huán)設計,經(jīng)過回環(huán)之后接收到的數(shù)據(jù)與發(fā)送的數(shù)據(jù)相同,證明了Rocket I/O高速串行接口設計的正確性。

    標簽: FPGA 高速串行 接口模塊

    上傳時間: 2013-04-24

    上傳用戶:戀天使569

  • 基于FPGA的SCI串行通信接口的研究與實現(xiàn).rar

    國家863項目“飛行控制計算機系統(tǒng)FC通信卡研制”的任務是研究設計符合CPCI總線標準的FC通信卡。本課題是這個項目的進一步引伸,用于設計SCI串行通信接口,以實現(xiàn)環(huán)上多計算機系統(tǒng)間的高速串行通信。 本文以此項目為背景,對基于FPGA的SCI串行通信接口進行研究與實現(xiàn)。論文先概述SCI協(xié)議,接著對SCI串行通信接口的兩個模塊:SCI節(jié)點模型模塊和CPCI總線接口模塊的功能和實現(xiàn)進行了詳細的論述。 SCI節(jié)模型包含Aurora收發(fā)模塊、中斷進程、旁路FIFO、接受和發(fā)送存儲器、地址解碼、MUX。在SCI節(jié)點模型的實現(xiàn)上,利用FPGA內嵌的RocketIO高速串行收發(fā)器實現(xiàn)主機之間的高速串行通信,并利用Aurora IP核實現(xiàn)了Aurora鏈路層協(xié)議;設計一個同步FIFO實現(xiàn)旁路FIFO;利用FPGA上的塊RAM實現(xiàn)發(fā)送和接收存儲器;中斷進程、地址解碼和多路復合分別在控制邏輯中實現(xiàn)。 CPCI總線接口包括PCI核、PCI核的配置模塊以及用戶邏輯三個部分。本課題中,采用FPGA+PCI軟核的方法來實現(xiàn)CPCI總線接口。PCI核作為PCI總線與用戶邏輯之間的橋梁:PCI核的配置模塊負責對PCI核進行配置,得到用戶需要的PCI核;用戶邏輯模塊負責實現(xiàn)整個通信接口具體的內部邏輯功能;并引入中斷機制來提高SCI通信接口與主機之間數(shù)據(jù)交換的速率。 設計選用硬件描述語言VerilogHDL和VHDL,在開發(fā)工具Xilinx ISE7.1中完成整個系統(tǒng)的設計、綜合、布局布線,利用Modelsim進行功能及時序仿真,使用DriverWorks為SCI串行通信接口編寫WinXP下的驅動程序,用VC++6.0編寫相應的測試應用程序。最后,將FPGA設計下載到FC通信卡中運行,并利用ISE內嵌的ChipScope Pro虛擬邏輯分析儀對設計進行驗證,運行結果正常。 文章最后分析傳輸性能上的原因,指出工作中的不足之處和需要進一步完善的地方。

    標簽: FPGA SCI 串行通信接口

    上傳時間: 2013-04-24

    上傳用戶:竺羽翎2222

  • 基于FPGAHDL的隨機讀寫I2C串行總線接口電路設計.rar

    I2C(Inter Integrated Circuits)是Philips公司開發(fā)的用于芯片之間連接的串行總線,以其嚴格的規(guī)范、卓越的性能、簡便的操作和眾多帶I2C接口的外圍器件而得到廣泛的應用并受到普遍的歡迎。 現(xiàn)場可編程門陣列(FPGA)設計靈活、速度快,在數(shù)字專用集成電路的設計中得到了廣泛的應用。本論文主要討論了如何利用Verilog/FPGA來實現(xiàn)一個隨機讀/寫的I2C接口電路,實現(xiàn)與外圍I2C接口器件E2PROM進行數(shù)據(jù)通信,實現(xiàn)讀、寫等功能,傳輸速率實現(xiàn)為100KBps。在Modelsim6.0仿真軟件環(huán)境中進行仿真,在Xilinx公司的ISE9.li開發(fā)平臺上進行了下載,搭建外圍電路,用Agilem邏輯分析儀進行數(shù)據(jù)采集,分析測試結果。 首先,介紹了微電子設計的發(fā)展概況以及設計流程,重點介紹了HDL/FPGA的設計流程。其次,對I2C串行總線進行了介紹,重點說明了總線上的數(shù)據(jù)傳輸格式并對所使用的AT24C02 E2PROM存儲器的讀/寫時序作了介紹。第三,基于Verilog _HDL設計了隨機讀/寫的I2C接口電路、測試模塊和顯示電路;接口電路由同步有限狀態(tài)機(FSM)來實現(xiàn);測試模塊首先將數(shù)據(jù)寫入到AT24C02的指定地址,接著將寫入的數(shù)據(jù)讀出,并將兩個數(shù)據(jù)顯示在外圍LED數(shù)碼管和發(fā)光二極管上,從而直觀地比較寫入和輸出的數(shù)據(jù)的正確性。FPGA下載芯片為Xilinx SPARTAN Ⅲ XC3S200。第四,用Agilent邏輯分析儀進行傳輸數(shù)據(jù)的采集,分析數(shù)據(jù)傳輸?shù)臅r序,從而驗證電路設計的正確性。最后,論文對所取得的研究成果進行了總結,并展望了下一步的工作。

    標簽: FPGAHDL I2C 隨機

    上傳時間: 2013-06-27

    上傳用戶:liuchee

主站蜘蛛池模板: 陆良县| 宝兴县| 蓝山县| 锦屏县| 东乌| 舞阳县| 大竹县| 英德市| 安新县| 亳州市| 北流市| 光泽县| 美姑县| 临高县| 玛纳斯县| 高州市| 淮北市| 宾阳县| 明水县| 怀安县| 淅川县| 苏尼特左旗| 香格里拉县| 邵东县| 资源县| 北川| 江山市| 延边| 尚志市| 建平县| 岑巩县| 兰考县| 饶阳县| 延庆县| 宁津县| 嘉禾县| 漳州市| 永丰县| 保德县| 广饶县| 棋牌|