二次雷達(dá)(Secondary Surveillance Radar)是民航空中管制(Air Traffic Control)和軍事敵我識別(Identification Friend or Foe)系統(tǒng)中的關(guān)鍵部分,由于這兩個應(yīng)用領(lǐng)域都要求很高的可靠性和穩(wěn)定性,因此,二次雷達(dá)一直是國內(nèi)外雷達(dá)信號處理領(lǐng)域的研究熱點.傳統(tǒng)的機載二次雷達(dá)應(yīng)答器普遍采用中小規(guī)模集成電路和分立元件設(shè)計,其穩(wěn)定性和可靠性差,實時處理能力也很有限,無法完成高密度、大容量的應(yīng)答.針對這些缺陷,本論文提出一種全新的應(yīng)答數(shù)字信號處理器硬件結(jié)構(gòu),即FPGA+DSP的混合結(jié)構(gòu).這種硬件體系結(jié)構(gòu)的特點是可靠性高,集成度高,通用性強,適于模塊化設(shè)計,處理速度快,能實時處理多個應(yīng)答信號,以及進(jìn)行置信度分析和生成報表.此項目中,本文作者主要負(fù)責(zé)FPGA部分硬件設(shè)計.FPGA主要完成雙通道數(shù)據(jù)采集、產(chǎn)生視頻信號和旁瓣抑制信號、計算當(dāng)前飛機相對本地接收天線的方位和距離、與DSP實時交換數(shù)據(jù)、上傳報表等功能.論文詳細(xì)分析了接收機信號處理算法在FPGA中的硬件實現(xiàn)方案,在提高系統(tǒng)可靠性、堅固性以及FPGA資源的合理利用方面做了深入的探討.同時給出不同層次關(guān)鍵模塊的HDL實現(xiàn)及其時序仿真結(jié)果.
標(biāo)簽：
FPGA
機載
二次雷達(dá)
硬件系統(tǒng)
上傳時間：
2013-04-24
上傳用戶：西伯利亞狼
該論文介紹二次雷達(dá)的基本概念、發(fā)展歷史、工作流程和運作機理以及單脈沖二次雷達(dá)的系統(tǒng)原理,并且對傳統(tǒng)的單脈沖二次雷達(dá)應(yīng)答信號處理器的硬件結(jié)構(gòu)進(jìn)行改進(jìn),提出一種全新的應(yīng)答處理器硬件結(jié)構(gòu),即FPGA+DSP的混合結(jié)構(gòu).這種硬件結(jié)構(gòu)的特點是結(jié)構(gòu)靈活,有較強的通用性.該論文圍繞FPGA+DSP這種數(shù)字信號處理的硬件結(jié)構(gòu),闡述了它在單脈沖二次雷達(dá)應(yīng)答數(shù)字信號處理器中的應(yīng)用,使用VHDL語言設(shè)計FPGA程序,并且給出主要模塊的仿真結(jié)果.FPGA主要完成距離計數(shù)、方位計數(shù)、脈沖分解、產(chǎn)生應(yīng)答數(shù)據(jù)送給DSP、與PC104交換報表等功能.長時間的成功試驗表明,基于FPGA和DSP技術(shù)的二次雷達(dá)應(yīng)答信號處理器在3毫秒內(nèi)可以同時處理四個重疊應(yīng)答,計算所接收的每一個脈沖的到達(dá)方向,得到真實脈沖并且給出脈沖置信度.系統(tǒng)達(dá)到了預(yù)期的目的.該課題的另外一個重要意義是對傳統(tǒng)的二次監(jiān)視雷達(dá)應(yīng)答信號處理器進(jìn)行了改進(jìn),使單脈沖二次雷達(dá)系統(tǒng)的應(yīng)答處理能力在可靠性、穩(wěn)定性和系統(tǒng)精度三個方面有質(zhì)的飛躍.
標(biāo)簽：
FPGA
DSP
二次雷達(dá)
處理器
上傳時間：
2013-04-24
上傳用戶：gokk
