將整個(gè)目錄內(nèi)的資料全部COPY到目的目錄去(不管幾層子目錄)
標(biāo)簽： COPY
上傳時(shí)間： 2013-12-11
上傳用戶：comua
使用FPGA設(shè)計(jì)WiMax接收機(jī)之OFDM同步硬體電路(內(nèi)附VHDL code)
標(biāo)簽： WiMax FPGA OFDM VHDL
上傳時(shí)間： 2016-01-22
上傳用戶：zhuyibin
這是一個(gè)Verilog的電梯控制程序碼,控制樓層為1~4樓,關(guān)開(kāi)門...等
上傳時(shí)間： 2016-05-04
上傳用戶：wyc199288
解power flow CODE(學(xué)電力系統(tǒng)必備的東西)(內(nèi)含詳細(xì)註解)
標(biāo)簽： power flow CODE 系統(tǒng)
上傳時(shí)間： 2013-11-29
上傳用戶：wab1981
數(shù)位電子時(shí)鐘 用自製圖檔製成 不是用quartusII 內(nèi)建的圖檔製成
標(biāo)簽： quartusII
上傳時(shí)間： 2016-11-13
上傳用戶：遠(yuǎn)遠(yuǎn)ssad
內(nèi)含fulladder結(jié)構(gòu)檔,電路檔,測(cè)試檔(testbench)以及執(zhí)行檔(.do)
標(biāo)簽： fulladder testbench do
上傳時(shí)間： 2016-11-25
上傳用戶：wxhwjf
這是一本可以輕鬆於10小時(shí)內(nèi)學(xué)習(xí)C語(yǔ)言的電子書(shū)籍
標(biāo)簽：
上傳時(shí)間： 2016-12-03
上傳用戶：410805624
可以讀取電腦中所有PCI bus, function, device 通道的內(nèi)容
標(biāo)簽： function device PCI bus
上傳時(shí)間： 2013-11-30
上傳用戶：xiaoxiang
電子報(bào)軟體. 你想輕輕鬆鬆的寄送電子報(bào) 功能介紹: 1. 支援多個(gè)伺服器分散流量. (已可設(shè)定每次的最大郵件數(shù)) 2. 支援多個(gè)設(shè)定檔選擇. 3. 可直接選擇硬碟內(nèi)的 HTML, 純文字檔當(dāng)做寄信內(nèi)容. 4. 支援定時(shí)、每日、每週、每月送信. 5. 配合 ServiceAgent 可以成為NT/2000下的服務(wù). 6. 可夾帶附件檔案. 7. 在原本可直接選取電腦硬碟上的檔案(HTML)來(lái)做為HTML寄信的本文之外, 目前已能將 HTML 內(nèi)的圖檔(gif,jpg,bmp,png)的 <img> tag 和 音效檔(wav,mid,swf)的<EMBED> tag 的內(nèi)容一起勘進(jìn)郵件內(nèi)容裡. 8. 以 Command Line 執(zhí)行的方式就能啟動(dòng)寄信流程. 9. 透過(guò)電子郵件信箱即可啟動(dòng)自動(dòng)化電子報(bào)訂閱/取消功能! 開(kāi)發(fā)工具: 1. Delphi 5 2. Indy Winshoes8 (free delphi component)
上傳時(shí)間： 2014-01-05
上傳用戶：l254587896
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)?、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶：pei5
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
