加權(quán)融合算法，對不同的因素加不同的權(quán)值以達到最優(yōu)
標簽： 加權(quán)融合 算法
上傳時間： 2015-09-03
上傳用戶：hewenzhi
圖像數(shù)據(jù)融合技術(shù)，加噪，去噪，聚酯類分析，并附有圖片，絕對可用！
上傳時間： 2013-12-21
上傳用戶：huql11633
戰(zhàn)場環(huán)境是影響戰(zhàn)爭勝負走向的關(guān)鍵因素，其中地形是戰(zhàn)場環(huán)境的主要構(gòu)成。隨著軍事技術(shù)的變革、精確打擊和精確斬首武器的運用，傳統(tǒng)二維地圖的局限性已經(jīng)無法滿足軍事訓(xùn)練和軍事指揮方面的需求。而對于當前的三維戰(zhàn)場地形，快速進行地形模型構(gòu)建、地形模型精細化以及海量數(shù)據(jù)可視化呈現(xiàn)的要求顯得越來越高。因此，本文為構(gòu)建真實的三維戰(zhàn)場地理環(huán)境及可視化進行了深入研究。本文選用傾斜攝影技術(shù)與 Cesium可視化庫進行真實三維地形的建立及可視化平臺的搭建，以西安工業(yè)大學(xué)未央校區(qū)做為典型應(yīng)用實例進行城市作戰(zhàn)可視化開發(fā)。首先，本文介紹了三維實景建模與可視化相關(guān)理論；論述了在Web端進行可視化開發(fā)的優(yōu)勢；提出了傾斜攝影測量技術(shù)對三維戰(zhàn)場地形構(gòu)建時存在的問題及解決辦法。其次，本文制定了戰(zhàn)場環(huán)境多源數(shù)據(jù)采集方案以及基于 Smart3D多源數(shù)據(jù)融合建模流程。制作了三維戰(zhàn)場地形數(shù)據(jù)并進行了模型質(zhì)量分析，包括模型的紋理精度、幾何精度和地理坐標精度。確保生成的地形數(shù)據(jù)滿足逼真的可視化視覺效果及地形對地面人員裝備的各種干涉作用的真實性最后，本文在前三章的基礎(chǔ)上采用BS三層架構(gòu)的方式，通過 Cesium、HTLM，JavaScript等語言進行戰(zhàn)場環(huán)境可視化平臺的搭建，實現(xiàn)了城市化作戰(zhàn)的三維戰(zhàn)場環(huán)境構(gòu)建。同時本文基于 Cesium完成了模型單體化和模型驅(qū)動等功能本課題對三維戰(zhàn)場地形環(huán)境構(gòu)建與可視化研究具有重要意義。本文提出的戰(zhàn)場環(huán)境構(gòu)建方法可以運用到各種戰(zhàn)場環(huán)境的構(gòu)建，包括山地丘陵的作戰(zhàn)地形環(huán)境構(gòu)建、城市反恐作戰(zhàn)等。通過可視化平臺的加載可以直觀、真實了解戰(zhàn)場環(huán)境。通過模型驅(qū)動完成戰(zhàn)場中各種演示效果。關(guān)鍵詞：多源數(shù)據(jù)融合；傾斜攝影測量：三維建模；Cesium：三維戰(zhàn)場環(huán)境可視化：CZML
標簽： 數(shù)據(jù)融合
上傳時間： 2022-03-17
上傳用戶：
數(shù)據(jù)融合技術(shù)及其應(yīng)用
標簽： 數(shù)據(jù) 融合技術(shù)
上傳時間： 2013-06-01
上傳用戶：eeworm
Protel加漢字軟件
上傳時間： 2013-04-15
上傳用戶：eeworm
elecfans.com Protel加漢字軟件
上傳時間： 2013-05-24
上傳用戶：eeworm
專輯類-數(shù)字處理及顯示技術(shù)專輯-106冊-9138M 數(shù)據(jù)融合技術(shù)及其應(yīng)用-282頁-7.5M.pdf
標簽： 282 7.5 數(shù)據(jù)
上傳時間： 2013-04-24
上傳用戶：185822031
SATA接口是新一代的硬盤串行接口標準，和以往的并行硬盤接口比較它具有支持熱插拔、傳輸速率快、執(zhí)行效率高的明顯優(yōu)勢。SATA2．0是SATA的第二代標準，它規(guī)定在數(shù)據(jù)線上使用LVDS NRZ串行數(shù)據(jù)流傳輸數(shù)據(jù)，速率可達3Gb/s。另外，SATA2．0還具有支持NCQ（本地命令隊列）、端口復(fù)用器、交錯啟動等一系列技術(shù)特征。正是由于以上的種種技術(shù)優(yōu)點，SATA硬盤業(yè)已被廣泛的使用于各種企業(yè)級和個人用戶。 硬盤作為主要的信息載體之一，其信息安全問題尤其引起人們的關(guān)注。由于在加密時需要實時處理大量的數(shù)據(jù)，所以對硬盤數(shù)據(jù)的加密主要使用帶有密鑰的硬件加密的方式。因此將硬盤加密和SATA接口結(jié)合起來進行設(shè)計和研究，完成基于SATA2．0接口的加解密芯片系統(tǒng)設(shè)計具有重要的使用價值和研究價值。 本論文首先介紹了SATA2．0的總線協(xié)議，其協(xié)議體系結(jié)構(gòu)包括物理層、鏈路層、傳輸層和命令層，并對系統(tǒng)設(shè)計中各個層次中涉及的關(guān)鍵問題進行了闡述。其次，本論文對ATA協(xié)議和命令進行了詳細的解釋和分析，并針對設(shè)計中涉及的命令和對其做出的修改進行了說明。接著，本論文對SATA2．0加解密控制芯片的系統(tǒng)設(shè)計進行了講解，包括硬件平臺搭建和器件選型、模塊和功能劃分、系統(tǒng)工作原理等，剖析了系統(tǒng)設(shè)計中的難點問題并給出解決問題的方法。然后，對系統(tǒng)數(shù)據(jù)通路的各個模塊的設(shè)計和實現(xiàn)進行詳盡的闡述，并給出各個模塊的驗證結(jié)果。最后，本文簡要的介紹了驗證平臺搭建和測試環(huán)境、測試方法等問題，并分析測試結(jié)果。 本SATA2．0硬盤加解密接口電路在Xilinx公司的Virtex5 XC5VLX50T FPGA上進行測試，目前工作正常，性能良好，已經(jīng)達到項目性能指標要求。本論文在SATA加解密控制芯片設(shè)計與實現(xiàn)方面的研究成果，具有通用性、可移植性，有一定的理論及經(jīng)濟價值。
上傳時間： 2013-04-24
上傳用戶：JIUSHICHEN
隨著圖像處理技術(shù)和投影技術(shù)的不斷發(fā)展，人們對高沉浸感的虛擬現(xiàn)實場景提出了更高的要求，這種虛擬顯示的場景往往由多通道的投影儀器同時在屏幕上投影出多幅高清晰的圖像，再把這些單獨的圖像拼接在一起組成一幅大場景的圖像。而為了給人以逼真的效果，投影的屏幕往往被設(shè)計為柱面屏幕，甚至是球面屏幕。當圖像投影在柱面屏幕的時候就會發(fā)生幾何形狀的變化，而避免這種幾何變形的就是圖像拼接過程中的幾何校正和邊緣融合技術(shù)。 一個大場景可視化系統(tǒng)由投影機、投影屏幕、圖像融合機等主要模塊組成。在虛擬現(xiàn)實應(yīng)用系統(tǒng)中，要實現(xiàn)高臨感的多屏幕無縫拼接以及曲面組合顯示，顯示系統(tǒng)還需要運用幾何數(shù)字變形及邊緣融合等圖像處理技術(shù)，實現(xiàn)諸如在平面、柱面、球面等投影顯示面上顯示圖像。而關(guān)鍵設(shè)備在于圖像融合機，它實時采集圖形服務(wù)器，或者PC的圖像信號，通過圖像處理模塊對圖像信息進行幾何校正和邊緣融合，在處理完成后再送到顯示設(shè)備。 本課題提出了一種基于FPGA技術(shù)的圖像處理系統(tǒng)。該系統(tǒng)實現(xiàn)圖像數(shù)據(jù)的AiD采集、圖像數(shù)據(jù)在SRAM以及SDRAM中的存取、圖像在FPGA內(nèi)部的DSP運算以及圖像數(shù)據(jù)的D/A輸出。系統(tǒng)設(shè)計的核心部分在于系統(tǒng)的控制以及數(shù)字信號的處理。本課題采用XilinxVirtex4系列FPGA作為主處理芯片，并利用VerilogHDL硬件描述語言在FPGA內(nèi)部設(shè)計了A/D模塊、D/A模塊、SRAM、SDRAM以及ARM處理器的控制器邏輯。 本課題在FPGA圖像處理系統(tǒng)中設(shè)計了一個ARM處理器模塊，用于上電時對系統(tǒng)在圖像變化處理時所需參數(shù)進行傳遞，并能實時從上位機更新參數(shù)。該設(shè)計在提高了系統(tǒng)性能的同時也便于系統(tǒng)擴展。 本文首先介紹了圖像處理過程中的幾何變化和圖像融合的算法，接著提出了系統(tǒng)的設(shè)計方案及模塊劃分，然后圍繞FPGA的設(shè)計介紹了SDRAM控制器的設(shè)計方法，最后介紹了ARM處理器的接口及外圍電路的設(shè)計。
上傳時間： 2013-04-24
上傳用戶：ynsnjs
基于微處理器的數(shù)字PID控制器改變了傳統(tǒng)模擬PID控制器參數(shù)整定不靈活的問題。但是常規(guī)微處理器容易在環(huán)境惡劣的情況下出現(xiàn)程序跑飛的問題，如果實現(xiàn)PID軟算法的微處理器因為強干擾或其他原因而出現(xiàn)故障，會引起輸出值的大幅度變化或停止響應(yīng)。而FPGA的應(yīng)用可以從本質(zhì)上解決這個問題。因此，利用FPGA開發(fā)技術(shù)，實現(xiàn)智能控制器算法的芯片化，使之能夠廣泛的用于各種場合，具有很大的應(yīng)用意義。 首先分析FPGA的內(nèi)部結(jié)構(gòu)特點，總結(jié)FPGA設(shè)計技術(shù)及開發(fā)流程，指出實現(xiàn)結(jié)構(gòu)優(yōu)化設(shè)計，降低設(shè)計難度，是擴展設(shè)計功能、提高芯片性能和產(chǎn)品性價比的關(guān)鍵。控制系統(tǒng)由四個模塊組成，主要包括核心控制器模塊、輸入輸出模塊以及人機接口。其中控制器部分為系統(tǒng)的關(guān)鍵部件。在分析FPGA設(shè)計結(jié)構(gòu)類型和特點的基礎(chǔ)上，提出一種基于FPGA改進型并行結(jié)構(gòu)的PID溫度控制器設(shè)計方法。在PID算法與FPGA的運算器邏輯映像過程中，采用將補碼的加法器代替減法器設(shè)計，增加整數(shù)運算結(jié)果的位擴展處理，進行不同數(shù)據(jù)類型的整數(shù)歸一化等不同角度的處理方法融合為一體，可以有效地減少邏輯運算部件。應(yīng)用Ouartus Ⅱ圖形輸入與Verilog HDL語言相結(jié)合設(shè)計實現(xiàn)了PID控制器，用Modelsim仿真驗證了設(shè)計結(jié)果的正確性，用Synplify Pro進行電路綜合，在Quaitus Ⅱ軟件中實現(xiàn)布局布線，最后生成FPGA的編程文件。根據(jù)控制系統(tǒng)的要求，論文設(shè)計完成了12位模數(shù)AD轉(zhuǎn)換器、數(shù)據(jù)顯示器、按鍵等相關(guān)外圍接口電路。 將一階、純滯后、大慣性電阻爐溫作為控制對象，以EP1C3T144 FPGA為核心，構(gòu)建PID控制系統(tǒng)。在采用Pt100溫度傳感器、分辨率為2℃、最大溫度控制范圍0～400℃的條件下，實驗結(jié)果表明，達到無超調(diào)的穩(wěn)定控制要求，為降低FPGA實現(xiàn)PID控制器的設(shè)計難度提供了有效的方法。
上傳時間： 2013-06-13
上傳用戶：15071087253
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
