L3_1.m: 純量量化器的設(shè)計(程式) L3_2.m: 量化造成的假輪廓(程式) L3_3.m: 向量量化器之碼簿的產(chǎn)生(程式) L3_4.m: 利用LBG訓練三個不同大小與維度的碼簿並分別進行VQ(程式) gau.m: ML量化器設(shè)計中分母的計算式(函式) gau1.m: ML量化器設(shè)計中分子的計算式(函式) LBG.m: LBG訓練法(函式) quantize.m:高斯機率密度函數(shù)的非均勻量化(函式) VQ.m: 向量量化(函式) L3_2.bmp: 影像檔 lena.mat: Matlab的矩陣變數(shù)檔
上傳時間： 2013-12-26
上傳用戶：jiahao131
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設(shè)置處:Setuppadsstacks
上傳時間： 2013-10-22
上傳用戶：pei5
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設(shè)置處:Setuppadsstacks
上傳時間： 2013-11-17
上傳用戶：cjf0304
隨著能源危機日趨嚴重，新能源的開發(fā)與節(jié)能技術(shù)的研究日趨迫切，而新型儲能元件—超級電容器的應用為能量回收開辟了一條新的道路。 作為新型儲能器件，超級電容器擁有其它儲能器件無法比擬的優(yōu)點—充放電速度快、功率密度高、使用壽命長。但由于其額定電壓很低，一般為1V～3V，因此使用時需多節(jié)串聯(lián)以達到實用電壓值，而電容單體參數(shù)不一致必然導致單體電壓不平衡。長此以往，勢必嚴重影響超級電容組壽命及其工作可靠性。 本文從超級電容器結(jié)構(gòu)與工作原理入手，詳細闡述了其各種特性，分析和比較了目前存在的各種電壓均衡電路，確定了適合能量回收系統(tǒng)中超級電容組的電壓均衡策略，提出了如下兩種方法： 一種是運用飛渡電容轉(zhuǎn)移能量的思想，在飛渡電容與超級電容器之間加入DC/DC變換器，對超級電容器恒流充放電，保證了電壓均衡電路快速性。 針對超級電容器單體電壓低造成的DC/DC變換器恒流控制困難的問題，本文采用了新型開關(guān)電源芯片LTC3425及LTC3418實現(xiàn)了恒流輸出，仿真及試驗結(jié)果驗證了該方法的有效性。 另一種方法為基于變壓器的電壓均衡法，該方法引入全橋逆變器和高頻變壓器構(gòu)成了一種新穎的電壓均衡電路。此方法容易獲得超級電容器串聯(lián)組平均電壓值，使得對低于平均電壓值的超級電容器充電非常方便。此方法以較低成本實現(xiàn)了電壓均衡目的，并通過仿真和試驗驗證了該方法的有效性。 以上兩種方法均通過能量內(nèi)部轉(zhuǎn)移來完成電壓均衡，達到了較高的均衡效率，適合用于能量回收系統(tǒng)中超級電容組的電壓均衡。
上傳時間： 2013-06-08
上傳用戶：KIM66
電源是電子設(shè)備的重要組成部分，其性能的優(yōu)劣直接影響著電子設(shè)備的穩(wěn)定性和可靠性。隨著電子技術(shù)的發(fā)展，電子設(shè)備的種類越來越多，其對電源的要求也更加靈活多樣，因此如何很好的解決系統(tǒng)的電源問題已經(jīng)成為了系統(tǒng)成敗的關(guān)鍵因素。 本論文研究選取了BICMOS工藝，具有功耗低、集成度高、驅(qū)動能力強等優(yōu)點。根據(jù)電流模式的PWM控制原理，研究設(shè)計了一款基于BICMOS工藝的雙相DC-DC電源管理芯片。本電源管理芯片自動控制兩路單獨的轉(zhuǎn)換器工作，兩相結(jié)構(gòu)能提供大的輸出電流，但是在開關(guān)上的功耗卻很低。芯片能夠精確的調(diào)整CPU核心電壓，對稱不同通道之間的電流。本電源管理芯片單獨檢測每一通道上的電流，以精確的獲得每個通道上的電流信息，從而更好的進行電流對稱以及電路的保護。 文中對該DC-DC電源管理芯片的主要功能模塊，如振蕩器電路、鋸齒波發(fā)生電路、比較器電路、平均電流電路、電流檢測電路等進行了設(shè)計并給出了仿真驗證結(jié)果。該芯片只需外接少數(shù)元件就可構(gòu)成一個高性能的雙相DC-DC開關(guān)電源，可廣泛應用于CPU供電系統(tǒng)等。 通過應用Hspice軟件對該變換器芯片的主要模塊電路進行仿真，驗證了設(shè)計方案和理論分析的可行性和正確性，同時在芯片模塊電路設(shè)計的基礎(chǔ)上，應用0.8μmBICMOS工藝設(shè)計規(guī)則完成了芯片主要模塊的版圖繪制，編寫了DRC、LVS文件并驗證了版圖的正確性。所設(shè)計的基于BICMOS工藝的DC-DC電源管理芯片的均流控制電路達到了預期的要求。
上傳時間： 2013-06-06
上傳用戶：dbs012280
隨著3G網(wǎng)絡建設(shè)的展開，移動用戶數(shù)量逐漸增加，用戶和運營商對網(wǎng)絡的質(zhì)量和覆蓋要求也越來越高。而在實際工作中，基站成本在網(wǎng)絡投資中占有很大比例，并且基站選址是建網(wǎng)的主要難題之一。同基站相比，直放站以其性價比高、建設(shè)周期短等優(yōu)點在我國移動網(wǎng)絡上有著大量的應用。目前，直放站已成為提高運營商網(wǎng)絡質(zhì)量、解決網(wǎng)絡盲區(qū)或弱區(qū)問題、增強網(wǎng)絡覆蓋的主要手段之一。但由于傳統(tǒng)的模擬直放站受周邊環(huán)境因素影響較大、抗干擾能力較差、傳輸距離受限、功放效率低，同時設(shè)備間沒有統(tǒng)一的協(xié)議規(guī)范，無法滿足系統(tǒng)廠商與直放站廠商的兼容，所以移動通信市場迫切需要通過數(shù)字化來解決這些問題。 本文正是以設(shè)計新型數(shù)字化直放站為目標，以實現(xiàn)數(shù)字中頻系統(tǒng)為研究重心，圍繞數(shù)字中頻的相關(guān)技術(shù)而展開研究。 文章介紹了數(shù)字直放站的研究背景和國內(nèi)外的研究現(xiàn)狀，闡述了數(shù)字直放站系統(tǒng)的設(shè)計思想及總體實現(xiàn)框圖，并對數(shù)字直放站數(shù)字中頻部分進行了詳細的模塊劃分。針對其中的數(shù)字上下變頻模塊設(shè)計所涉及到的相關(guān)技術(shù)作詳細介紹，涉及到的理論主要有信號采樣理論、整數(shù)倍內(nèi)插和抽取理論等，在理論基礎(chǔ)上闡述了一些具體模塊的高效實現(xiàn)方案，最終利用FPGA實現(xiàn)了數(shù)字變頻模塊的設(shè)計。 在數(shù)字直放站系統(tǒng)中，降低峰均比是提高功放工作效率的關(guān)鍵技術(shù)之一。本文首先概述了降低峰均比的三類算法，然后針對目前常用的幾種算法進行了仿真分析，最后在綜合考慮降低峰均比效果與實現(xiàn)復雜度的基礎(chǔ)上，提出了改進的二次限幅算法。通過仿真驗證算法的有效性后，針對其中的噪聲整形濾波器提出了“先分解，再合成”的架構(gòu)實現(xiàn)方式，并指出其中間級窄帶濾波器采用內(nèi)插級聯(lián)的方式實現(xiàn)，最后整個算法在FPGA上實現(xiàn)。 在軟件無線電思想的指導下，本文利用系統(tǒng)級的設(shè)計方法完成了WCDMA數(shù)字直放站中頻系統(tǒng)設(shè)計。遵照3GPP等相關(guān)標準，完成了系統(tǒng)的仿真測試和實物測試。最后得出結(jié)論：該系統(tǒng)實現(xiàn)了WCDMA數(shù)字直放站數(shù)字中頻的基本功能，并可保證在現(xiàn)有硬件不變的基礎(chǔ)上實現(xiàn)不同載波間平滑過渡、不同制式間輕松升級。
上傳時間： 2013-07-07
上傳用戶：林魚2016
本文主要介紹了基于FPGA的無線信道盲均衡器的設(shè)計與實現(xiàn),在算法上選擇了比較成熟的DDLMS和CMA相結(jié)合的算法,結(jié)構(gòu)上采用四路正交FIR濾波器模型.在設(shè)計的過程中我們采取了用MATLAB進行算法仿真,VerilogHDL語言進行FPGA設(shè)計的策略.在硬件描述語言的設(shè)計流程中,信道盲均衡器運用了Top-Down的模塊化設(shè)計方法,大大縮短了設(shè)計周期,提高了系統(tǒng)的穩(wěn)定性和可擴展性.測試結(jié)果表明均衡器所有的性能指標均達到預定目標,且工作性能良好,均衡效果較為理想,能夠滿足指標要求.本課題所設(shè)計和實現(xiàn)的信道盲均衡器,為FPGA芯片設(shè)計技術(shù)做了有益的探索性嘗試,對今后無線通信系統(tǒng)中的單芯片可編程系統(tǒng)(SOPC)的設(shè)計運用有著積極的借鑒意義.
上傳時間： 2013-07-11
上傳用戶：lwwhust
低壓電力線通信(PLC)具有網(wǎng)絡分布廣、無需重新布線和維護方便等優(yōu)點。近年來，低壓電力線通信被看成是解決信息高速公路“最后一英里”問題的一種方案，在國內(nèi)外掀起了一個新的研究熱潮。電力線信道中不僅存在多徑干擾和子信道衰落，而且還存在開關(guān)噪聲和窄帶噪聲，因此在電力線通信系統(tǒng)中，信道編碼是不可或缺的重要組成部分。 本文著重研究了在FPGA上實現(xiàn)OFDM系統(tǒng)中的信道編解碼方案。其中編碼端由卷積碼編碼器和交織器組成，解碼端由Viterbi譯碼器和解交織器組成，同時為了與PC機進行通信，還在FPGA上做了一個RS232串行接口模塊，以上所有的模塊均采用硬件描述語言VerilogHDL編寫。另外，峰值平均功率比(PAR)較大是OFDM系統(tǒng)所面臨的一個重要問題，必須要考慮如何降低大峰值功率信號出現(xiàn)的概率。本文重點研究了三種降低PAR的方法：即信號預畸變技術(shù)、信號非畸變技術(shù)和編碼技術(shù)。這三種方法各有優(yōu)缺點，但是迄今為止還沒有一種好方法能夠徹底地解決OFDM系統(tǒng)中較高PAR的弊病。本論文內(nèi)容安排如下：第一章介紹了課題的背景，可編程器件和OFDM技術(shù)的發(fā)展歷程。第二章詳細介紹了OFDM的原理以及實現(xiàn)OFDM所采用的一些技術(shù)細節(jié)。第三章詳細介紹了本課題中信道編碼的方案，包括信道編碼的基本原理，組成結(jié)構(gòu)以及方案中采用的卷積碼和交織的原理及設(shè)計。第四章詳細討論了編碼方案如何在FPGA上實現(xiàn)，包括可編程邏輯器件FPGA/CPLD的結(jié)構(gòu)特點，開發(fā)流程，以及串口通信接口、編解碼器的FPGA設(shè)計。第五章詳細介紹了如何降低OFDM系統(tǒng)中的峰值平均功率比。最后，在第六章總結(jié)全文，并對課題中需要進一步完善的方面進行了探討。
上傳時間： 2013-04-24
上傳用戶：520
DC/DC變換器的并聯(lián)技術(shù)是提高DC/DC變換器功率等級的有效途徑，而如何實現(xiàn)并聯(lián)模塊間輸出電流的平均分配是實現(xiàn)并聯(lián)的核心技術(shù).目前的并聯(lián)均流技術(shù)多是在并聯(lián)模塊參數(shù)差異不大的情況下實現(xiàn)的，對于并聯(lián)系統(tǒng)在并聯(lián)模塊參數(shù)差異較大的極限情況下的穩(wěn)態(tài)和暫態(tài)性能則很少涉及.該文著重對并聯(lián)系統(tǒng)在參數(shù)差異很大的條件下的工作情況進行了研究.首先利用基于狀態(tài)空間平均法的小信號分析對最大均流法的均流原理進行了分析，并對并聯(lián)系統(tǒng)的穩(wěn)定性進行了討論.之后針對已有的均流方案的局限性提出了一種新的具有限流功能的三環(huán)控制均流策略.為了驗證所提出的方案的可行性，建立了MATLAB仿真平臺，利用模塊化仿真的思想進行了系統(tǒng)仿真，初步驗證了方案的合理性.最后搭建了實際的DC/DC并聯(lián)系統(tǒng)試驗平臺，對采用該方案的并聯(lián)系統(tǒng)的穩(wěn)態(tài)和暫態(tài)性能進行了全面的考察，得到了令人滿意的結(jié)果，證明了具有限流功能的三環(huán)控制均流策略是切實可行的.
上傳時間： 2013-04-24
上傳用戶：lzm033
在無線通信系統(tǒng)中,信號在傳輸過程中由于多徑效應和信道帶寬的有限性以及信道特性的不完善性導致不可避免地產(chǎn)生碼間串擾(Intersymbol Interference).為了克服碼間串擾所帶來的信號畸變,則必須在接收端增加均衡器,以補償信道特性,正確恢復發(fā)送序列.盲均衡器由于不需要訓練序列,僅利用接收信號的統(tǒng)計特性就能對信道特性進行均衡,消除碼間串擾,成為近年來通信領(lǐng)域研究的熱點課題.本課題采用已經(jīng)取得了很多研究成果的Bussgang類盲均衡算法,主要因為它的計算復雜度小,便于實時實現(xiàn),具有較好的性能.本文探討了以FPGA(Field Programmable Gates Array)為平臺,使用Verilog HDL(Hardware Description Language)語言設(shè)計并實現(xiàn)基于Bussgang類型算法的盲均衡器的硬件系統(tǒng).本文簡要介紹了Bussgang類型盲均衡算法中的判決引導LMS(DDLMS)和常模(CMA)兩種算法和FPGA設(shè)計流程.并詳細闡述了基于FPGA的信道盲均衡器的設(shè)計思想、設(shè)計結(jié)構(gòu)和Verilog設(shè)計實現(xiàn),以及分別給出了各個模塊的結(jié)構(gòu)框圖以及驗證結(jié)果.本課題所設(shè)計和實現(xiàn)的信道盲均衡器,為電子設(shè)計自動化(EDA)技術(shù)做了有益的探索性嘗試,對今后無線通信系統(tǒng)中的單芯片可編程系統(tǒng)(SOPC)的設(shè)計運用有著積極的借鑒意義.
上傳時間： 2013-07-25
上傳用戶：cuibaigao
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
