基於GSM公網(wǎng)的PLC遠(yuǎn)端通信的設(shè)計(jì)與實(shí)現(xiàn).rar
上傳時(shí)間： 2014-11-26
上傳用戶：wcl168881111111
詳細(xì)介紹了開關(guān)電源的設(shè)計(jì),再勵(lì)磁回路串接約為勵(lì)磁繞組電阻值10倍的附加電阻來構(gòu)成閉合電路，把同步電動(dòng)機(jī)的定子直接接入電網(wǎng)，使之按異步電動(dòng)機(jī)啟動(dòng)，當(dāng)轉(zhuǎn)速達(dá)到亞同步轉(zhuǎn)速（95%）時(shí)，再切除附加電阻。
標(biāo)簽： 勵(lì)磁 開關(guān)電源 回路 繞組
上傳時(shí)間： 2014-01-14
上傳用戶：從此走出陰霾
Delphi中工作列狀態(tài)區(qū)的設(shè)計(jì)參考文件資料
標(biāo)簽： Delphi
上傳時(shí)間： 2013-12-16
上傳用戶：gxmm
基於Web的通用型題庫系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn),online exam design
標(biāo)簽： online design exam Web
上傳時(shí)間： 2013-12-22
上傳用戶：xiaoxiang
本文介紹了一種在單片機(jī)應(yīng)用中實(shí)現(xiàn)高效、多功能鍵盤掃描分析的設(shè)計(jì)思想、方法和原理。該演算法可以實(shí)現(xiàn)組合鍵、自動(dòng)連續(xù)等功能，並具有軟、硬體開銷小，效率高等特點(diǎn)。該演算法已應(yīng)用於實(shí)際產(chǎn)品中。 關(guān)鍵字：鍵盤掃描；單片機(jī)
上傳時(shí)間： 2013-12-14
上傳用戶：fredguo
L3_1.m: 純量量化器的設(shè)計(jì)(程式) L3_2.m: 量化造成的假輪廓(程式) L3_3.m: 向量量化器之碼簿的產(chǎn)生(程式) L3_4.m: 利用LBG訓(xùn)練三個(gè)不同大小與維度的碼簿並分別進(jìn)行VQ(程式) gau.m: ML量化器設(shè)計(jì)中分母的計(jì)算式(函式) gau1.m: ML量化器設(shè)計(jì)中分子的計(jì)算式(函式) LBG.m: LBG訓(xùn)練法(函式) quantize.m:高斯機(jī)率密度函數(shù)的非均勻量化(函式) VQ.m: 向量量化(函式) L3_2.bmp: 影像檔 lena.mat: Matlab的矩陣變數(shù)檔
上傳時(shí)間： 2013-12-26
上傳用戶：jiahao131
ATA接口的資料 pdf
上傳時(shí)間： 2013-07-11
上傳用戶：eeworm
專輯類-網(wǎng)絡(luò)及電腦相關(guān)專輯-114冊-4.31G ATA接口的資料-6.3M-pdf.zip
上傳時(shí)間： 2013-07-22
上傳用戶：yyyyyyyyyy
國家863項(xiàng)目“飛行控制計(jì)算機(jī)系統(tǒng)FC通信卡研制”的任務(wù)是研究設(shè)計(jì)符合CPCI總線標(biāo)準(zhǔn)的FC通信卡。本課題是這個(gè)項(xiàng)目的進(jìn)一步引伸，用于設(shè)計(jì)SCI串行通信接口，以實(shí)現(xiàn)環(huán)上多計(jì)算機(jī)系統(tǒng)間的高速串行通信。 本文以此項(xiàng)目為背景，對(duì)基于FPGA的SCI串行通信接口進(jìn)行研究與實(shí)現(xiàn)。論文先概述SCI協(xié)議，接著對(duì)SCI串行通信接口的兩個(gè)模塊：SCI節(jié)點(diǎn)模型模塊和CPCI總線接口模塊的功能和實(shí)現(xiàn)進(jìn)行了詳細(xì)的論述。 SCI節(jié)模型包含Aurora收發(fā)模塊、中斷進(jìn)程、旁路FIFO、接受和發(fā)送存儲(chǔ)器、地址解碼、MUX。在SCI節(jié)點(diǎn)模型的實(shí)現(xiàn)上，利用FPGA內(nèi)嵌的RocketIO高速串行收發(fā)器實(shí)現(xiàn)主機(jī)之間的高速串行通信，并利用Aurora IP核實(shí)現(xiàn)了Aurora鏈路層協(xié)議；設(shè)計(jì)一個(gè)同步FIFO實(shí)現(xiàn)旁路FIFO；利用FPGA上的塊RAM實(shí)現(xiàn)發(fā)送和接收存儲(chǔ)器；中斷進(jìn)程、地址解碼和多路復(fù)合分別在控制邏輯中實(shí)現(xiàn)。 CPCI總線接口包括PCI核、PCI核的配置模塊以及用戶邏輯三個(gè)部分。本課題中，采用FPGA+PCI軟核的方法來實(shí)現(xiàn)CPCI總線接口。PCI核作為PCI總線與用戶邏輯之間的橋梁：PCI核的配置模塊負(fù)責(zé)對(duì)PCI核進(jìn)行配置，得到用戶需要的PCI核；用戶邏輯模塊負(fù)責(zé)實(shí)現(xiàn)整個(gè)通信接口具體的內(nèi)部邏輯功能；并引入中斷機(jī)制來提高SCI通信接口與主機(jī)之間數(shù)據(jù)交換的速率。 設(shè)計(jì)選用硬件描述語言VerilogHDL和VHDL，在開發(fā)工具Xilinx ISE7.1中完成整個(gè)系統(tǒng)的設(shè)計(jì)、綜合、布局布線，利用Modelsim進(jìn)行功能及時(shí)序仿真，使用DriverWorks為SCI串行通信接口編寫WinXP下的驅(qū)動(dòng)程序，用VC++6.0編寫相應(yīng)的測試應(yīng)用程序。最后，將FPGA設(shè)計(jì)下載到FC通信卡中運(yùn)行，并利用ISE內(nèi)嵌的ChipScope Pro虛擬邏輯分析儀對(duì)設(shè)計(jì)進(jìn)行驗(yàn)證，運(yùn)行結(jié)果正常。 文章最后分析傳輸性能上的原因，指出工作中的不足之處和需要進(jìn)一步完善的地方。
上傳時(shí)間： 2013-04-24
上傳用戶：竺羽翎2222
串行數(shù)字接口SDI是目前使用最廣泛的數(shù)字視頻接口。它是遵循SMPTE-259M和EBtJ-Tech-3267標(biāo)準(zhǔn)制定的，己經(jīng)被世界上眾多數(shù)字視頻設(shè)備生產(chǎn)廠家普遍采納并作為標(biāo)準(zhǔn)視頻接口，主要用在非線性編輯系統(tǒng)、視頻服務(wù)器、虛擬演播室以及數(shù)字切換矩陣和數(shù)字光端機(jī)等場合。 以往的SDI接口在實(shí)現(xiàn)方法上有成本高、靈活性低等缺點(diǎn)，針對(duì)這些不足，本文在研究串行數(shù)字接口工作原理的基礎(chǔ)上，提出了一種基于FPGA的標(biāo)清串行數(shù)字接口(SD-SDI)的設(shè)計(jì)方案，并使用SOPC Builder構(gòu)成一個(gè)Nios II處理器系統(tǒng)，將SDI接口以IP核形式嵌入到FPGA內(nèi)部，從而提高系統(tǒng)的集成度，使之具有視頻數(shù)據(jù)處理速度快、實(shí)時(shí)性強(qiáng)、性價(jià)比高的特點(diǎn)。具體研究內(nèi)容包括： 1.在分析SDI接口的硬件結(jié)構(gòu)和工作原理的基礎(chǔ)上，提出了串行數(shù)字接口的嵌入式系統(tǒng)設(shè)計(jì)方法，完成了SDI接口卡的FPGA芯片內(nèi)部配置以及驅(qū)動(dòng)電路、均衡電路、電源電路等硬件電路設(shè)計(jì)。 2.采用軟邏輯方法實(shí)現(xiàn)SDI接口的傳輸功能，進(jìn)行了具體的模塊化設(shè)計(jì)與仿真。 3.引入Nios II嵌入式軟核處理器對(duì)數(shù)據(jù)進(jìn)行處理，設(shè)計(jì)了視頻圖像數(shù)據(jù)的采集程序。 該傳輸系統(tǒng)以Altera公司的Cyclone II EP2C35F672C8為核心芯片，通過發(fā)送和接收電路的共同作用，能夠完成標(biāo)清數(shù)字視頻信號(hào)的傳輸，初步確立了以SDI接口為數(shù)據(jù)源的視頻信號(hào)傳輸系統(tǒng)的整體模式和框架。
上傳時(shí)間： 2013-07-31
上傳用戶：zttztt2005
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<abbr id="yismm"></abbr>