是一個(gè)用verilog寫(xiě)成的加法器電路,可把七個(gè)元件加起來(lái)
標(biāo)簽： verilog 加法器 元件
上傳時(shí)間： 2014-01-07
上傳用戶：zhangzhenyu
這是一個(gè)非常好的key scan and display控制電路和程式
標(biāo)簽： display scan key and
上傳時(shí)間： 2015-03-06
上傳用戶：shus521
這是一堆verilog的source code.包含許多常用的小電路.還不錯(cuò)用.
標(biāo)簽： verilog source code
上傳時(shí)間： 2015-03-29
上傳用戶：lanwei
頻率計(jì)程序﹐一個(gè)基于PIC單片機(jī)的頻率計(jì)程序和電路圖。
標(biāo)簽： PIC 程序
上傳時(shí)間： 2013-12-26
上傳用戶：liansi
簡(jiǎn)單的串列埠自我測(cè)試持式 測(cè)試硬體電路是否正確
標(biāo)簽： 正
上傳時(shí)間： 2015-04-25
上傳用戶：FreeSky
完整的jpeg encoder verilog code,DCT部分採(cǎi)用1991 IEEE transection paper,利用skew circular convolution來(lái)實(shí)現(xiàn)精簡(jiǎn)電路
標(biāo)簽： convolution transection circular encoder
上傳時(shí)間： 2014-01-20
上傳用戶：waizhang
滙編語(yǔ)言的一個(gè)應(yīng)用實(shí)例﹐該程序的功能為將十六進(jìn)制數(shù)轉(zhuǎn)換成二制進(jìn)數(shù)。
標(biāo)簽： 程序
上傳時(shí)間： 2014-01-14
上傳用戶：zhyiroy
ALTERA PWM電路 這是一個(gè)ALTERA的PWM電路，可以整合到NIOSII IDE中，來(lái)完成一個(gè)PWM的系統(tǒng)。
標(biāo)簽： ALTERA PWM
上傳時(shí)間： 2013-12-08
上傳用戶：zxc23456789
使用FPGA設(shè)計(jì)WiMax接收機(jī)之OFDM同步硬體電路(內(nèi)附VHDL code)
標(biāo)簽： WiMax FPGA OFDM VHDL
上傳時(shí)間： 2016-01-22
上傳用戶：zhuyibin
徑向基底函數(shù)類神經(jīng)網(wǎng)路，是單隱藏層的3層前向網(wǎng)路，模擬人腦中局部調(diào)整，有很好的逼近能力
標(biāo)簽：
上傳時(shí)間： 2014-01-15
上傳用戶：wanghui2438
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
