基于3G標(biāo)準(zhǔn)wcdma的上下行通信鏈路，基于3GPP協(xié)議，采用matlab simulink的仿真
標(biāo)簽： wcdma 3G標(biāo)準(zhǔn) 通信鏈路
上傳時間： 2013-12-25
上傳用戶：aig85
*** MCP2510 使用範(fàn)例程式及線路
上傳時間： 2014-01-06
上傳用戶：問題問題
透過電腦觀察紅外線和無線波形,有線路圖,自己做
標(biāo)簽： 波形
上傳時間： 2014-01-13
上傳用戶：lvzhr
可以自行開發(fā)ATMEL系列燒錄器,內(nèi)容原理圖線路圖以及gerberfile提供自己做過可行
標(biāo)簽： gerberfile ATMEL
上傳時間： 2017-01-17
上傳用戶：小碼農(nóng)lz
S3C6410 線路設(shè)計時一定要參考的文件,尤其是DDR Layout guide一定要看.以免開發(fā)出的板子不能動.
標(biāo)簽： S3C6410 Layout guide DDR
上傳時間： 2017-05-01
上傳用戶：lacsx
一份鋰電池充電的電路圖。線路不是很復(fù)雜，功能強(qiáng)大。
標(biāo)簽： 電池
上傳時間： 2014-01-12
上傳用戶：懶龍1988
在分析傳統(tǒng)的鏈路——狀態(tài)算法的基礎(chǔ)上，提出了一種優(yōu)化的衛(wèi)星通信星際路由算法。 該算法能夠找出任意兩顆衛(wèi)星間通信的最佳路徑集合，同時能夠在鏈路質(zhì)量容許的情況下，盡量 避免通信鏈路切換的發(fā)生，從而較大地提高了系統(tǒng)性能。
上傳時間： 2014-01-13
上傳用戶：leehom61
在現(xiàn)代信息戰(zhàn)中，隨著電子對抗技術(shù)和裝備的不斷發(fā)展，戰(zhàn)場的電磁環(huán)境更加惡劣，通信的電子戰(zhàn)日益激烈。這就限制了無線電通信在某些特殊的戰(zhàn)術(shù)背景下的應(yīng)用。為了保證通信鏈路的安全順暢，研究各種適用于軍事通信的抗干擾、抗偵收、抗測向技術(shù)和尋求適應(yīng)于這些特定的環(huán)境下新的通信方式就顯得十分必要。超聲波語音通信就是在這樣的背景下提出來的。本文首先概略的介紹了AM調(diào)制、采樣定理、直接數(shù)字頻率合成等相關(guān)的基礎(chǔ)理論；接著結(jié)合課題的具體要求，提出了基于DDS的基本原理，依托FPGA與單片機(jī)相結(jié)合的硬件平臺來實(shí)現(xiàn)AM數(shù)字調(diào)幅的方案。設(shè)計中將軟件無線電的思想滲透其中，將原來運(yùn)用模擬器件構(gòu)建的電路都通過軟件編程的方法來實(shí)現(xiàn)，增加了系統(tǒng)的靈活性。其次，對整個系統(tǒng)的硬、軟件設(shè)計進(jìn)行了詳細(xì)的敘述；系統(tǒng)的硬件電路由AM調(diào)制電路和功放電路組成，其中，M調(diào)制電路包括模擬部分、數(shù)字部分、電源部分，它主要完成語音信號與載波信號的數(shù)字調(diào)幅功能；功放電路是單獨(dú)的一塊電路板，它主要對調(diào)幅信號進(jìn)行功率放大以驅(qū)動換能器，從而以超聲波的形式將信息發(fā)出。而且，還詳細(xì)分析了各部分硬件電路的設(shè)計和工作過程，并給出了相應(yīng)的電路圖。系統(tǒng)的軟件設(shè)計包括有兩個方面內(nèi)容，一方面是單片機(jī)的軟件設(shè)計，它主要利用IAR Embeded Workbench開發(fā)環(huán)境，完成系統(tǒng)的界面顯示及各種調(diào)幅參數(shù)的設(shè)置；另一方面是FPGA軟件的設(shè)計，它主要利用Quartusll開發(fā)軟件，采用VHDL和QuartusII內(nèi)嵌的圖表編輯器的原理圖式圖形輸入法混合編程的方式，編寫了各模塊單元，在FPGA內(nèi)部實(shí)現(xiàn)了調(diào)幅功能。最后，對調(diào)制系統(tǒng)進(jìn)行測試，測試結(jié)果表明系統(tǒng)工作性能穩(wěn)定，基本上達(dá)到了預(yù)期的設(shè)計要求。
上傳時間： 2022-06-18
上傳用戶：
卷積碼是廣泛應(yīng)用于衛(wèi)星通信、無線通信等多種通信系統(tǒng)的信道編碼方式。Viterbi算法是卷積碼的最大似然譯碼算法，該算法譯碼性能好、速度快，并且硬件實(shí)現(xiàn)結(jié)構(gòu)比較簡單，是最佳的卷積碼譯碼算法。隨著可編程邏輯技術(shù)的不斷發(fā)展，使用FPGA實(shí)現(xiàn)Viterbi譯碼器的設(shè)計方法逐漸成為主流。不同通信系統(tǒng)所選用的卷積碼不同，因此設(shè)計可重配置的Viterbi譯碼器，使其能夠滿足多種通信系統(tǒng)的應(yīng)用需求，具有很重要的現(xiàn)實(shí)意義。 本文設(shè)計了基于FPGA的高速Viterbi譯碼器。在對Viterbi譯碼算法深入研究的基礎(chǔ)上，重點(diǎn)研究了Viterbi譯碼器核心組成模塊的電路實(shí)現(xiàn)算法。本設(shè)計中分支度量計算模塊采用只計算可能的分支度量值的方法，節(jié)省了資源；加比選模塊使用全并行結(jié)構(gòu)保證處理速度；幸存路徑管理模塊使用3指針偶算法的流水線結(jié)構(gòu)，大大提高了譯碼速度。在Xilinx ISE8.2i環(huán)境下，用VHDL硬件描述語言編寫程序，實(shí)現(xiàn)(2，1，7)卷積碼的Viterbi譯碼器。在(2，1，7)卷積碼譯碼器基礎(chǔ)上，擴(kuò)展了Viterbi譯碼器的通用性，使其能夠?qū)Σ煌木矸e碼譯碼。譯碼器根據(jù)不同的工作模式，可以對(2，1，7)、(2，1，9)、(3，1，7)和(3，1，9)四種廣泛運(yùn)用的卷積碼譯碼，并且可以修改譯碼深度等改變譯碼器性能的參數(shù)。 本文用Simulink搭建編譯碼系統(tǒng)的通信鏈路，生成測試Viterbi譯碼器所需的軟判決輸入。使用ModelSim SE6.0對各種模式的譯碼器進(jìn)行全面仿真驗(yàn)證，Xilinx ISE8.2i時序分析報告表明譯碼器布局布線后最高譯碼速度可達(dá)200MHz。在FPGA和DSP組成的硬件平臺上進(jìn)一步測試譯碼器，譯碼器運(yùn)行穩(wěn)定可靠。最后，使用Simulink產(chǎn)生的數(shù)據(jù)對本文設(shè)計的Viterbi譯碼器的譯碼性能進(jìn)行了分析，仿真結(jié)果表明，在同等條件下，本文設(shè)計的Viterbi譯碼器與Simulink中的Viterbi譯碼器模塊的譯碼性能相當(dāng)。
上傳時間： 2013-06-24
上傳用戶：myworkpost
隨著現(xiàn)代DSP、FPGA等數(shù)字芯片的信號處理能力不斷提高，基于軟件無線電技術(shù)的現(xiàn)代通信與信息處理系統(tǒng)也得到了更為廣泛的應(yīng)用。軟件無線電的基本思想是以一個通用、標(biāo)準(zhǔn)、模塊化的硬件系統(tǒng)作為其應(yīng)用平臺，把盡可能多的無線及個人通信和信號處理的功能用軟件來實(shí)現(xiàn)，從而將無線通信新系統(tǒng)、新產(chǎn)品的開發(fā)逐步轉(zhuǎn)移到軟件上來。另一方面，現(xiàn)代信號處理系統(tǒng)對數(shù)據(jù)的處理速度、處理精度和動態(tài)范圍的要求也越來越高，需要每秒完成幾千萬到幾百億次運(yùn)算。因此研制具備高速實(shí)時信號處理能力的通用硬件平臺越來越受到業(yè)界的重視。 @@ 目前的高速實(shí)時信號處理系統(tǒng)一般均采用DSP+FPGA的架構(gòu)，其中DSP主要負(fù)責(zé)完成系統(tǒng)通信和基帶信號處理算法，而FPGA主要完成信號預(yù)處理等前端算法，并提供系統(tǒng)常用的各種外部接口邏輯。本文的主要工作就在于完成通用型高速實(shí)時信號處理系統(tǒng)的FPGA軟件設(shè)計。 @@ 本文提出了一種基于多DSP與FPGA的通用高速實(shí)時信號處理系統(tǒng)的架構(gòu)。綜合考慮各方面因素，作者選擇使用兩片ADSP-TS201浮點(diǎn)DSP以混合耦合模型構(gòu)成系統(tǒng)信號處理核心；以Xilinx公司最新的高性能FPGA Virtex-5系列的XC5VLX50T提供系統(tǒng)所需的各種接口，包括與ADSP-TS201的高速Linkport接口以及SPI、UART、SPORT等常用外設(shè)接口。此外，作者還選擇了ADSP-BF533定點(diǎn)DSP加入系統(tǒng)當(dāng)中以擴(kuò)展系統(tǒng)音視頻信號處理能力，體現(xiàn)系統(tǒng)的通用性。 @@ 基于FPGA的嵌入式系統(tǒng)設(shè)計正逐漸成為現(xiàn)代FPGA應(yīng)用的一個熱點(diǎn)。結(jié)合課題需要，作者以Xilinx公司的MicroBlze軟核處理器為核心在Virtex-5片內(nèi)設(shè)計了一個嵌入式系統(tǒng)，完成了對CF卡、DDR2 SDRAM存儲器的讀寫控制，并利用片內(nèi)集成的三態(tài)以太網(wǎng)MAC硬核模塊，實(shí)現(xiàn)了系統(tǒng)與上位PC機(jī)之間的以太網(wǎng)通信鏈路。此外，為擴(kuò)展系統(tǒng)功能，適應(yīng)未來可能的軟件升級，進(jìn)一步提高系統(tǒng)的通用性，還將嵌入式實(shí)時操作系統(tǒng)μC/OS-II移植到MicroBlaze處理器上。 @@ 最后，作者介紹了基于Xilinx RocketIO GTP收發(fā)器的高速串行傳輸設(shè)計的關(guān)鍵技術(shù)和基本的設(shè)計方法，充分體現(xiàn)了目前高速實(shí)時信號處理系統(tǒng)的發(fā)展要求和趨勢。 @@關(guān)鍵詞：高速實(shí)時信號處理；FPGA；Virtex-5；嵌入式系統(tǒng)；MicroBlaze
標(biāo)簽： FPGA 實(shí)時信號 處理系統(tǒng)
上傳時間： 2013-05-17
上傳用戶：wangchong
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
