使用FPGA設計WiMax接收機之OFDM同步硬體電路(內附VHDL code)
上傳時間： 2016-01-22
上傳用戶：zhuyibin
接收機的經典電子書想學習的人多多下載對你有幫助的
標簽： 接收
上傳時間： 2013-12-25
上傳用戶：lanwei
GPS接收機的內的 擷取訊號功能 模擬 單純的模擬 固本地端只會產生10種衛星訊號
上傳時間： 2017-02-17
上傳用戶：zmy123
14 位 LTC®2351-14 是一款 1.5Msps、低功率 SAR 型 ADC，具有 6 個同時采樣差分輸入通道。它采用單 3V 工作電源，並具有 6 個獨立的采樣及保持放大器 (S/HA) 和一個 ADC。
上傳時間： 2013-11-16
上傳用戶：dbs012280
GPS 接收機靈敏度分析
標簽： gps接收機
上傳時間： 2022-06-18
上傳用戶：
本程式是使用C++寫單片機的軔體程式, 可以和PC做串列埠COM port通訊, 也結合I2C通訊標準, 將接收的資料燒錄傳輸至硬件IC 24C16
上傳時間： 2013-12-17
上傳用戶：
介紹一種基于DSP的嵌入式無線圖像壓縮及無線傳輸系統的設計與實現方法。系統采 用JPEG國際標準。下位機實現圖像采集、壓縮以及圖像數據無線傳輸 上位機接收圖像數據并 完成與PC機的通信。通過DMA在圖像采集、壓縮及數據傳輸中的應用,提高了系統的運行效 率。
上傳時間： 2017-09-27
上傳用戶：cooran
這篇論文以數字電視條件接收系統為研究對象，系統硬件設計以DSP和FPGA為實現平臺，采用以DSP實現其加密算法、以FPGA實現其外圍電路，對數字電視條件接收系統進行設計。首先根據數字電視條件接收系統的原理及其軟硬分離的發展趨勢，提出采用 DSP+FPGA結構的設計方式，將ECC與AES加密算法應用于SK與CW的加密；根據其原理對系統進行總體設計，同時對系統各部分的硬件原理圖進行詳細設計，并進行 PCB設計。其次采用從上而下的設計方式，對FPGA實現的邏輯功能劃分為各個功能模塊，然后再對各個模塊進行設計、仿真。采用Quartus Ⅱ7.2軟件對FPGA實現的邏輯功能進行設計、仿真。仿真結果表明：基于通用加擾算法(CSA)的加擾器模塊，滿足TS流加擾要求；塊加密模塊的最高時鐘頻率達到229.89MHz，流加密模塊的最高時鐘頻率達到331.27MHz，對于實際的碼流來說，具有比較大的時序裕量；DSP接口模塊滿足 ADSP BF-535的讀寫時序；包處理模塊實現對加密后數據的包處理。最后對條件接收系統中加密算法程序采用結構化、模塊化的編程方式進行設計。 ECC設計時采用C語言與匯編語言混合編程，充分利用兩種編程語言的優勢。將ECC 與AES加密算法在VisualDSP++3.0開發環境下進行驗證，并下載至ADSP BF-535評估板上運行。輸出結果表明：有限域運算匯編語言編程的實現方式，其運行速度明顯提高， 192位加法提高380個時鐘周期，32位乘法提高92個時鐘周期；ECC與AES達到加密要求。上述工作對數字電視條件接收系統的設計具有實際的應用價值。關鍵詞：條件接收，DSP，FPGA，ECC，AEs
上傳時間： 2013-07-03
上傳用戶：www240697738
摘要: 介紹了時鐘分相技術并討論了時鐘分相技術在高速數字電路設計中的作用。 關鍵詞: 時鐘分相技術; 應用 中圖分類號: TN 79 文獻標識碼:A 文章編號: 025820934 (2000) 0620437203 時鐘是高速數字電路設計的關鍵技術之一, 系統時鐘的性能好壞, 直接影響了整個電路的 性能。尤其現代電子系統對性能的越來越高的要求, 迫使我們集中更多的注意力在更高頻率、 更高精度的時鐘設計上面。但隨著系統時鐘頻率的升高。我們的系統設計將面臨一系列的問 題。 1) 時鐘的快速電平切換將給電路帶來的串擾(Crosstalk) 和其他的噪聲。 2) 高速的時鐘對電路板的設計提出了更高的要求: 我們應引入傳輸線(T ransm ission L ine) 模型, 并在信號的匹配上有更多的考慮。 3) 在系統時鐘高于100MHz 的情況下, 應使用高速芯片來達到所需的速度, 如ECL 芯 片, 但這種芯片一般功耗很大, 再加上匹配電阻增加的功耗, 使整個系統所需要的電流增大, 發 熱量增多, 對系統的穩定性和集成度有不利的影響。 4) 高頻時鐘相應的電磁輻射(EM I) 比較嚴重。 所以在高速數字系統設計中對高頻時鐘信號的處理應格外慎重, 盡量減少電路中高頻信 號的成分, 這里介紹一種很好的解決方法, 即利用時鐘分相技術, 以低頻的時鐘實現高頻的處 理。 1 時鐘分相技術 我們知道, 時鐘信號的一個周期按相位來分, 可以分為360°。所謂時鐘分相技術, 就是把 時鐘周期的多個相位都加以利用, 以達到更高的時間分辨。在通常的設計中, 我們只用到時鐘 的上升沿(0 相位) , 如果把時鐘的下降沿(180°相位) 也加以利用, 系統的時間分辨能力就可以 提高一倍(如圖1a 所示)。同理, 將時鐘分為4 個相位(0°、90°、180°和270°) , 系統的時間分辨就 可以提高為原來的4 倍(如圖1b 所示)。 以前也有人嘗試過用專門的延遲線或邏輯門延時來達到時鐘分相的目的。用這種方法產生的相位差不夠準確, 而且引起的時間偏移(Skew ) 和抖動 (J itters) 比較大, 無法實現高精度的時間分辨。 近年來半導體技術的發展, 使高質量的分相功能在一 片芯片內實現成為可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能優異的時鐘 芯片。這些芯片的出現, 大大促進了時鐘分相技術在實際電 路中的應用。我們在這方面作了一些嘗試性的工作: 要獲得 良好的時間性能, 必須確保分相時鐘的Skew 和J itters 都 比較小。因此在我們的設計中, 通常用一個低頻、高精度的 晶體作為時鐘源, 將這個低頻時鐘通過一個鎖相環(PLL ) , 獲得一個較高頻率的、比較純凈的時鐘, 對這個時鐘進行分相, 就可獲得高穩定、低抖動的分 相時鐘。 這部分電路在實際運用中獲得了很好的效果。下面以應用的實例加以說明。2 應用實例 2. 1 應用在接入網中 在通訊系統中, 由于要減少傳輸 上的硬件開銷, 一般以串行模式傳輸 圖3 時鐘分為4 個相位 數據, 與其同步的時鐘信號并不傳輸。 但本地接收到數據時, 為了準確地獲取 數據, 必須得到數據時鐘, 即要獲取與數 據同步的時鐘信號。在接入網中, 數據傳 輸的結構如圖2 所示。 數據以68MBös 的速率傳輸, 即每 個bit 占有14. 7ns 的寬度, 在每個數據 幀的開頭有一個用于同步檢測的頭部信息。我們要找到與它同步性好的時鐘信號, 一般時間 分辨應該達到1ö4 的時鐘周期。即14. 7ö 4≈ 3. 7ns, 這就是說, 系統時鐘頻率應在300MHz 以 上, 在這種頻率下, 我們必須使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型門延遲為340p s) , 如前所述, 這樣對整個系統設計帶來很多的困擾。 我們在這里使用鎖相環和時鐘分相技術, 將一個16MHz 晶振作為時鐘源, 經過鎖相環 89429 升頻得到68MHz 的時鐘, 再經過分相芯片AMCCS4405 分成4 個相位, 如圖3 所示。 我們只要從4 個相位的68MHz 時鐘中選擇出與數據同步性最好的一個。選擇的依據是: 在每個數據幀的頭部(HEAD) 都有一個8bit 的KWD (KeyWord) (如圖1 所示) , 我們分別用 這4 個相位的時鐘去鎖存數據, 如果經某個時鐘鎖存后的數據在這個指定位置最先檢測出這 個KWD, 就認為下一相位的時鐘與數據的同步性最好(相關)。 根據這個判別原理, 我們設計了圖4 所示的時鐘分相選擇電路。 在板上通過鎖相環89429 和分相芯片S4405 獲得我們所要的68MHz 4 相時鐘: 用這4 個 時鐘分別將輸入數據進行移位, 將移位的數據與KWD 作比較, 若至少有7bit 符合, 則認為檢 出了KWD。將4 路相關器的結果經過優先判選控制邏輯, 即可輸出同步性最好的時鐘。這里, 我們運用AMCC 公司生產的 S4405 芯片, 對68MHz 的時鐘進行了4 分 相, 成功地實現了同步時鐘的獲取, 這部分 電路目前已實際地應用在某通訊系統的接 入網中。 2. 2 高速數據采集系統中的應用 高速、高精度的模擬- 數字變換 (ADC) 一直是高速數據采集系統的關鍵部 分。高速的ADC 價格昂貴, 而且系統設計 難度很高。以前就有人考慮使用多個低速 圖5 分相技術應用于采集系統 ADC 和時鐘分相, 用以替代高速的ADC, 但由 于時鐘分相電路產生的相位不準確, 時鐘的 J itters 和Skew 比較大(如前述) , 容易產生較 大的孔徑晃動(Aperture J itters) , 無法達到很 好的時間分辨。 現在使用時鐘分相芯片, 我們可以把分相 技術應用在高速數據采集系統中: 以4 分相后 圖6 分相技術提高系統的數據采集率 的80MHz 采樣時鐘分別作為ADC 的 轉換時鐘, 對模擬信號進行采樣, 如圖5 所示。 在每一采集通道中, 輸入信號經過 緩沖、調理, 送入ADC 進行模數轉換, 采集到的數據寫入存儲器(M EM )。各個 采集通道采集的是同一信號, 不過采樣 點依次相差90°相位。通過存儲器中的數 據重組, 可以使系統時鐘為80MHz 的采 集系統達到320MHz 數據采集率(如圖6 所示)。 3 總結 靈活地運用時鐘分相技術, 可以有效地用低頻時鐘實現相當于高頻時鐘的時間性能, 并 避免了高速數字電路設計中一些問題, 降低了系統設計的難度。
上傳時間： 2013-12-17
上傳用戶：xg262122
WEBGAME 機器人大戰EBS(無盡的戰爭) 架設方法 WIN2K系列主機 ，最簡單的方法就是 設置一個虛擬目錄 其它就稍微改改 config.cgi的設置，還有餓ebs_sub 1 2 3.cgi的圖片地址就基本好了 WIN2K沒有虛擬目錄的話就除了要做上面的那些以外 還要打開所有文件，搜索類似這樣的 require config.cgi 都改成絕對路徑就行了 UNIX LINUX FREEBSD 系列的話,就要設置屬性了 ebs目錄所有CGI文件設置成 755 所有DAT文件設置成 777 logmiulerebeb 目錄也就是數據目錄，這個要設置成 777 裏面所有文件也是 777 當然，你可以修改這個目錄，最好修改成其他目錄，然後把config.cgi的數據庫目錄改改就可以了, 然後就是改 config.cgi的一些設置，還要改 ebs_sub 1 2 3.cgi的圖片地址了,最後就是，UNIX LINUX系列的大小寫都分的很清楚，這個版本我懶得整理，所以有的是答謝，有的是小寫，自己改改吧.
上傳時間： 2014-01-10
上傳用戶：tuilp1a
