<table id="0u8qc"></table>
這是s3c4510原廠開發(fā)版的cdrom內(nèi)容，但是因為原廠停產(chǎn)，所以已經(jīng)下載不到，得來不易，是arm初學(xué)者必備文檔。
標簽： s3c4510 cdrom
上傳時間： 2014-02-12
上傳用戶：偷心的海盜
烙鐵操作技巧培訓(xùn)教材,本人很喜歡的東西
標簽： 操作技巧 教材
上傳時間： 2014-01-05
上傳用戶：lhc9102
使用pic16f873晶片來設(shè)定adi的RGB轉(zhuǎn)HDMI的功能chip。最主要是裡面一些參數(shù)值的設(shè)定必須參考原廠的adi chip規(guī)格
標簽： chip adi f873 HDMI
上傳時間： 2016-07-17
上傳用戶：erkuizhang
工廠倉庫管理系統(tǒng)，成功案例 採用delphi+sqlserver開發(fā)
標簽： 系統(tǒng)
上傳時間： 2016-11-01
上傳用戶：Shaikh
工廠採購管理系統(tǒng)，採用delphi+sqlserver開發(fā)，完全C/S架設(shè)，所有數(shù)據(jù)全部通過存儲過程活觸發(fā)器完成
上傳時間： 2013-12-14
上傳用戶：zhoujunzhen
《Java手機程式設(shè)計入門》／王森 書號：29014 頁數(shù)：約 492 頁 ISBN：957-200-527-8 出版日期：2001年08月25日 出版廠商：知城數(shù)位科技股份有限公司 訂價：380 第一章 Java 2 Micro Edition概論陣 第二章 Java程式設(shè)計簡介陣 第三章 撰寫您的第一個手機程式陣 第四章 在實體機器上執(zhí)行MIDlet陣 第五章 J2ME Wireless Toolkit陣 第六章 Motorola A6288手機程式開發(fā)陣 第七章 JBuilder MobileSet陣 第八章 MIDP for Palm 第九章 MIDlet的事件處理陣 第十章 MIDP圖形使用者介面程式設(shè)計陣 第十一章 MIDP圖形處理陣 第十二章 MIDP資料庫程式設(shè)計陣 第十三章 MIDP網(wǎng)路程式設(shè)計陣 附錄A MID其他參考資源總整理陣 附錄B Motorola J2ME SDK
標簽： 29014 Java 2001 ISBN
上傳時間： 2016-12-01
上傳用戶：coeus
八核心MCU 之FPPA 80Cxx 原廠範例程序
標簽： FPPA MCU Cxx 80
上傳時間： 2014-02-02
上傳用戶：saharawalker
文件中規(guī)劃進行多系統(tǒng)的整合應(yīng)用，包含了～～～ 微型雷達偵測系統(tǒng) 熱感紅外線攝影機 可見光紅外線攝影機 無線網(wǎng)路傳輸應(yīng)用 後端警報管理平臺
標簽： 安防系統(tǒng) 規(guī)畫建議
上傳時間： 2015-03-18
上傳用戶：戴斗笠的神秘人
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設(shè)置處:Setuppadsstacks
標簽： layout design pcb 硬件工程師
上傳時間： 2013-10-22
上傳用戶：pei5
LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術(shù)語解釋(TERMS)......... 2 2. Test Point : ATE 測試點供工廠ICT 測試治具使用............ 2 3. 基準點 (光學(xué)點) -for SMD:........... 4 4. 標記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項 (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設(shè)計............ 6 9. Transmission Line ( 傳輸線 )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU
標簽： layout pcb
上傳時間： 2013-12-20
上傳用戶：康郎
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
