PCIE 3.0相對于它的前一代PCIE 2.0的最主要的一個區(qū)別是速率由5GT/s提升到了8GT/s。為了保證數(shù)據(jù)傳輸密度和直流平衡以及時鐘恢復(fù)，PCIE 2.0中使用了8B/10B編碼，即將每8位有效數(shù)據(jù)編碼為10位數(shù)據(jù)進(jìn)行傳輸，這樣鏈路中將會有20%信息量是無效的，即使得鏈路的最大傳輸容量打了20%的折扣。而速率提升的目的是為了更快的傳輸數(shù)據(jù)，編碼方式也不可或缺，因此在PCIE 3.0中還通過使用128B/130B的編碼方式（無效信息量減低為1.5625%），同時使用加擾的方式（即數(shù)據(jù)流先和一個多項式異或得到一個更加隨機(jī)性的數(shù)據(jù)，到接收端使用同樣的多項式將其恢復(fù)出來）來實(shí)現(xiàn)數(shù)據(jù)傳輸密度和直流平衡以及時鐘恢復(fù)的實(shí)現(xiàn)。
標(biāo)簽：
PCIE
3.0
力科
發(fā)射機(jī)
上傳時間：
2014-12-29
上傳用戶：shaojie2080
