錯誤檢測與糾正電路的設計與實現用VHDL語言在CPLD上實現串行通信.doc
標簽： VHDL CPLD 錯誤檢測與糾正
上傳時間： 2015-11-06
上傳用戶：hwl453472107
1.(3-38)本實驗練習的目標是實現一種錯誤檢測機制，它使用了本章中介紹的標準CRC算法。請編寫兩個程序：生成器generator和驗證器verifier，生成器程序從標準輸入讀入一個n位的報文，該報文是由0和1組成的ASCII文本字符串，它是第一行，第二行是k位的多項式，也是ASCII文本。該程序輸出一行ASCII文本(到標準輸出)，其中包含n十k個0和1，代表了要被傳輸的報文。然后．它也輸出多項式，就好像它讀入進來時一樣。驗證器程序將生成器程序的輸出讀入進來，并輸出一條報文，說明它是正確的還是錯誤的。最后，再編寫一個程序alter，根據它的參數(位的順序號．計算的時候從左向右進行，并且從1開始計數)變反第一行中出參數指定的位．兩行字符串中其他的內容完全一致地復制過來。通過輸入： generator < file | verifier 你應該看到該報文是正確的，但是，當你輸入： generator < file | alter arg | verifier 你應該得到錯誤的提示信息。
標簽： 38 實驗 錯誤檢測 機制
上傳時間： 2013-12-19
上傳用戶：zhangjinzj
做的一個CRC錯誤檢測的小程序，僅供參考！
標簽： CRC 錯誤檢測 程序
上傳時間： 2016-05-04
上傳用戶：源弋弋
本程序實現功能錯誤檢測與糾錯，用VHDL實現
標簽： 程序 錯誤檢測 糾錯
上傳時間： 2014-01-27
上傳用戶：duoshen1989
針對目標和背景具有空間連續性的特點，提出一種基于核密度估計和馬爾科夫隨機場的運動目標檢測方法。首先利用核密度估計計算像素點屬于背景的概率密度，在特征向量中加入顏色空間運動矢量分量來提高對背景擾動和光照變化的魯棒性；然后構造馬爾科夫隨機場，提出一種馬爾科夫隨機場能量函數代價項的構造方法，通過最小化其能量函數得到目標分割結果。實驗結果證明，該運動目標檢測算法對背景擾動和光照變化具有更好的魯棒性，錯誤檢測率更低。
標簽： 核密度估計 隨機場 運動目標檢測
上傳時間： 2014-01-20
上傳用戶：solmonfu
本課題是在課題組已實現的高速串行通信平臺的基礎上，進一步引伸，設計開源的PCI軟核通信模塊替代Xilinx公司提供的LogiCORE PCI核，力求在從模式下，做到占用資源更少，傳輸速度更快，也為以后實現更完整的功能提供平臺。 本文以此為背景，基于FPGA平臺，搭建以開源的PCI軟核為核心的串行通信接口平臺，使其成為PCI總線與用戶邏輯之間的橋梁，使用戶邏輯避開與復雜的PCI總線協議。本課題采用Spartan-II FPGA芯片XC2S200-6FG456C系統開發板作為串行通信接口的硬件實驗平臺，實現了支持配置讀/寫交易、單數據段讀/寫、突發模式讀/寫、命令/地址譯碼功能和數據傳送錯誤檢測與處理功能的PCI軟核。 本文主要闡述了以PCI軟核為核心的串行通信平臺的實現，首先介紹了PCI軟核的編程語言、軟件工具和硬件實驗平臺Spartan-II FPGA芯片XC2S200-6FG456C系統開發板。然后，介紹了PCI總線命令、PCI軟核所支持的功能、PCI軟核兩側信號的定義、PCI軟核配置模塊以及探討了PCI軟核的狀態機接收、發送數據等過程，分析了PCI軟核的數據收發功能仿真，主要包括配置讀/寫交易、單數據段模式讀/寫和突發模式讀/寫的仿真圖形，并闡述了管腳約束的操作流程。最后介紹PCI軟核模塊的WDM驅動，內容包括驅動程序簡介、驅動程序的開發、中斷處理、驅動程序與應用程序之間的通信以及應用程序操作。最后，對PCI軟核的各種性能進行了比較分析。整個模塊設計緊湊，完成在實驗平臺上的數據發送。 設計選用硬件描述語言VerilogHDL，在開發工具Xilinx ISE7.1中完成整個系統的設計、綜合、布局布線，利用Modelsim進行功能及時序仿真，使用DriverWorks為PCI軟核編寫WinXP下的驅動程序，用VC++6.0編寫相應的測試應用程序。之后，將FPGA設計下載到Spanan-II FPGA芯片XC2S200-6FG456C系統開發板中運行。 文章最后指出工作中的不足之處和需要進一步完善的地方。
標簽： FPGA PCI 軟核
上傳時間： 2013-04-24
上傳用戶：sc965382896
本文對TCN中的MVB技術進行了研究，并在深入了解MVB的通信機制的基礎上，提出了采用FPGA替代MVB控制器專用芯片的解決方法。根據TCN協議，連接在MVB上的設備可以分為5類，其中1類設備可以在不需要CPU的基礎上實現自動通信，最為常用。本設計的目的就是采用FPGA替代MVB1類設備控制器。 文章采用自頂向下的模塊化設計方法，根據MVB1類設備控制器要實現的功能，將設計劃分為3個模塊：發送模塊、接收模塊和MVB1類模式控制模塊。其中發送模塊又劃分為位控制單元、CRC生成單元、FIFO單元和曼徹斯特編碼單元等。接收模塊又劃分為幀起始檢測單元、時鐘恢復單元、幀分界符檢測單元、數據譯碼單元、CRC校驗單元、譯碼控制單元和長度錯誤檢測單元等。MVB1類模式控制模塊又劃分為報文錯誤處理單元、主幀寄存器單元、TM控制單元和主控單元等。上述各模塊的RTL級設計都是采用硬件描述語言Verilog實現的。
標簽： MVB1 FPGA 設備 控制器
上傳時間： 2013-07-21
上傳用戶：dengzb84
隨著集成電路頻率的提高和多核時代的到來，傳統的高速電互連技術面臨著越來越嚴重的瓶頸問題，而高速下的光互連具有電互連無法比擬的優勢，成為未來電互連的理想替代者，也成為科學研究的熱點問題。目前，由OIF(Optical Intemetworking Forum，光網絡論壇)論壇提出的甚短距離光互連協議，主要面向主干網，其延遲、功耗、兼容性等都不能滿足板間、芯片間光互連的需要，因此，研究定制一種適用于板級、芯片級的光互連協議具有非常重要的研究意義。 本論文將協議功能分為數據鏈路層和物理層來設計，鏈路層功能包括了協議原語設計，數據幀格式和數據傳輸流程設計，流量控制機制設計，協議通道初始化設計，錯誤檢測機制設計和空閑字符產生、時鐘補償方式設計；物理層功能包含了數據的串化和解串功能，多通道情況下的綁定功能，數據編解碼功能等。 然后，文章采用FPGA(Field Programmable Gate Array,現場可編程門陣列)技術實現了定制協議的單通道模式。重點是數據鏈路層的實現，物理層采用定制具備其功能的IP(Intellectual Property,知識產權)——RocketIO來實現。實現的過程中，采用了Xilinx公司的ISE(Integrated System Environment,集成開發環境)開發流程，使用的設計工具包括:ISE，ModelSim，Synplify Pro,ChipScope等。 最后，本文對實現的協議進行了軟件仿真和上扳測試，訪真和測試結果表明，實現的單通道模式，支持的最高串行頻率達到3.5GHz，完全滿足了光互連驗證系統初期的要求，同時由RocketIO的高速串行差分口得到的眼圖質量良好，表明對物理層IP的定制是成功的。
標簽： FPGA 板級 光互連 協議研究
上傳時間： 2013-06-28
上傳用戶：guh000
·【內容簡介】 PCI(周邊器件互連)是當今個人計算機的主流總線結構,用于周邊設備與計算機中央處理器之間的快速通信.本書是對PCI總線規范的全面詳細的指南,在美國已連續修訂4版,印刷十余次. 本書詳細解釋了PCI的原理與操作,包括命令,讀寫傳送,存儲器與I/O尋址,錯誤檢測與處理,中斷,配置交易與寄存器等.
標簽： PCI
上傳時間： 2013-07-20
上傳用戶：uuuuuuu
1.UART增加2個新的特性，即幀錯誤檢測和多機通信中的從機地址自動識別。(1)幀錯誤檢測可用于UART檢查工作方式1、2和3時的停止位。例如，由于UART通信線路上的噪聲或者2個MCU同時發送可能引起停止位的丟失。(2)多機通信中的從機地址自動識別功能即是說只允許該地址從機被硬件中斷，而不是由軟件進行地址比較的，那么自動地址識別可以減少為UART服務所需要的MCU時間。與此同時使用廣播地址可以一次尋址所有的從處理器。2.4個中斷優先級：IPH和IP結合使用決定了每個中斷的優先級，00、01、10、11的排列依次由低到高組成4級中斷優先權。3.雙DPTR指針：可用于尋址外部數據存儲器。通過對AUCR1的DPS位編程，以實現對2個16位DPTR寄存器的切換。4.將AUXR.0置位，禁止ALE的信號輸出，從而達到降低單片機本身的EMI電磁干擾。
標簽： PHILIPS 80C51 單片機
上傳時間： 2013-10-23
上傳用戶：hj_18
蟲蟲下載站版權所有 京ICP備2021023401號-1
