<li id="g8608"></li> 可在Win32或是Unix或是其他作業(yè)系統(tǒng)下進(jìn)行Unicode / Big5 雙向轉(zhuǎn)換
標(biāo)簽： Unicode Unix Big5 Win
上傳時(shí)間： 2013-12-20
上傳用戶：咔樂(lè)塢
您只需借助于快速單次點(diǎn)擊式修正 改良正常雙工
標(biāo)簽： 正
上傳時(shí)間： 2016-01-21
上傳用戶：kelimu
針對(duì)單輸入與雙輸入模糊溫度控制系統(tǒng)，以C語(yǔ)言程式分別實(shí)現(xiàn)
上傳時(shí)間： 2016-01-25
上傳用戶：WMC_geophy
請(qǐng)用星號(hào)(*)排列出下列的雙箭頭星號(hào)圖案，輸入資料檔e.txt中的第一行為箭頭的上下高度(必為奇數(shù))，第二行為圖案的總寬度
標(biāo)簽：
上傳時(shí)間： 2016-07-25
上傳用戶：love1314
雙色球分析，集成智能選號(hào)，已經(jīng)縮水
標(biāo)簽： 分
上傳時(shí)間： 2016-11-26
上傳用戶：xuanjie
雙線性內(nèi)插法(bi-linear interpolation) 此方法以(x,y)的四個(gè)鄰近點(diǎn)來(lái)求得最近似的灰度
標(biāo)簽： interpolation bi-linear 61548 灰度
上傳時(shí)間： 2013-12-28
上傳用戶：三人用菜
雙線性內(nèi)插法(bi-linear interpolation) 此方法以(x,y)的四個(gè)鄰近點(diǎn)來(lái)求得最近似的灰度
標(biāo)簽： interpolation bi-linear 61548 灰度
上傳時(shí)間： 2014-12-21
上傳用戶：佳期如夢(mèng)
搖控器接收電路雙4051led顯示電路圖 dxp 2004 protel
標(biāo)簽： protel 4051 2004 led
上傳時(shí)間： 2017-02-14
上傳用戶：lvzhr
Arduino雙軸加速度計(jì)取值，包含 X、Y 軸的 G 值以及 X、Y 軸的傾斜角度
上傳時(shí)間： 2017-05-23
上傳用戶：moerwang
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍?b>雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶：pei5
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
