這是一篇有關(guān)於向量信號分析儀(VSA)的文章
上傳時間： 2014-12-02
上傳用戶：klin3139
用正交線陣CCD實現(xiàn)高精度小圓孔自動測量
上傳時間： 2016-01-03
上傳用戶：kernaling
可計算itemset<=5以下的高頻項目集
上傳時間： 2016-04-02
上傳用戶：lili123
壓縮率較高的小工具 基于PAQ算法，但更簡單
上傳時間： 2013-12-25
上傳用戶：1966640071
HT46R47對AC過零信號進(jìn)行檢測
上傳時間： 2014-01-08
上傳用戶：yph853211
在9格寬×9格高的大九宮格中有9個3格寬×3格高的小九宮格，並提供一定數(shù)量的數(shù)字。根據(jù)這些數(shù)字，利用邏輯和推理，在其他的空格上填入1到9的數(shù)字。每個數(shù)字在每個小九宮格內(nèi)不能出現(xiàn)一樣的數(shù)字，每個數(shù)字在每行、每列也不能出現(xiàn)一樣的數(shù)字。 這種遊戲只需要邏輯思維能力，與數(shù)字運(yùn)算無關(guān)。雖然玩法簡單，但數(shù)字排列方式卻千變?nèi)f化，所以不少教育者認(rèn)為數(shù)獨是鍛鍊腦筋的好方法
標(biāo)簽：
上傳時間： 2017-03-02
上傳用戶：cc1915
利用LTC2624 將數(shù)位信號轉(zhuǎn)類比信號
上傳時間： 2013-12-16
上傳用戶：zl5712176
處理與接收 gps 信號的範(fàn)例碼, 使用的平臺式 HOLUX GR-86.
上傳時間： 2014-01-03
上傳用戶：lhw888
隨著多媒體技術(shù)的發(fā)展，數(shù)字圖像處理已經(jīng)成為眾多應(yīng)用系統(tǒng)的核心和基礎(chǔ)。它的發(fā)展主要依賴于兩個性質(zhì)不同、自成體系但又緊密相關(guān)的研究領(lǐng)域：圖像處理算法及其相應(yīng)的電路實現(xiàn)。圖像處理系統(tǒng)的硬件實現(xiàn)—般有三種方式：專用的圖像處理器件集成芯片(Application Specific Integrated Circuit)、數(shù)字信號處理器(Digital Signal Process)和現(xiàn)場可編程門陣列(Field Programmable Gate Array)以及相關(guān)電路組成。它們可以實時高速完成各種圖像處理算法。圖像處理中，低層的圖像預(yù)處理的數(shù)據(jù)量很大，要求處理速度快，但運(yùn)算結(jié)果相對比較簡單。相對于其他兩種方式，基于FPGA的圖像處理方式的系統(tǒng)更適合于圖像的預(yù)處理。本文設(shè)計了—種基于FPGA的小波域圖像去噪系統(tǒng)。首先，闡述了基于小波變換的圖像去噪算法原理，重點討論了小波鄰域閾值(NeighShrink)去噪算法，并給出了該算法相應(yīng)的Matlab 仿真；然后，為了改進(jìn)鄰域閾值去噪算法中對每個分解子帶都采用相同鄰域和閾值的缺點，本文提出了基于最小二乘支持向量機(jī)(LS-SVM)分類的鄰域閾值去噪算法和以斯坦無偏估計 (SURE)為準(zhǔn)則同時結(jié)合小波系數(shù)尺度間關(guān)系的鄰域閾值去噪算法。經(jīng)Matlab實驗表明，相比于其他幾種經(jīng)典算法，本文提出的兩種改進(jìn)算法在濾除噪聲的同時能更好地保護(hù)圖像細(xì)節(jié)，并在較高噪聲情況下能獲得更高的峰值信噪比。在此基礎(chǔ)上本文將提出的改進(jìn)小波鄰域閾值去噪算法進(jìn)行了相應(yīng)的簡化，以滿足低噪聲處理要求且易于在FPGA上實現(xiàn)；最后，給出了基于 FPGA的小波鄰域閾值去噪系統(tǒng)的總體結(jié)構(gòu)和FPGA內(nèi)部各功能模塊的具體實現(xiàn)方案，包括二維離散小波變換模塊、二維離散小波逆變換模塊、SDRAM存儲器控制模塊、去噪計算模塊和系統(tǒng)核心控制模塊，并對各個系統(tǒng)模塊和整體進(jìn)行了仿真驗證，結(jié)果表明本文設(shè)計的基于FPGA 的小波鄰域閾值去噪系統(tǒng)能滿足實際的圖像處理要求，具有一定的理論和實際應(yīng)用價值。關(guān)鍵詞：圖像處理系統(tǒng)，F(xiàn)PGA，圖像去噪算法，小波變換
上傳時間： 2013-05-16
上傳用戶：450976175
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時間： 2013-10-22
上傳用戶：pei5
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
