用Verilog實(shí)現(xiàn)8255芯片功能
資源簡(jiǎn)介：用Verilog實(shí)現(xiàn)8255芯片功能
上傳時(shí)間： 2013-10-31
上傳用戶：sunjet
資源簡(jiǎn)介：用Verilog實(shí)現(xiàn)濾波器的功能，通過軟件綜合仿真，在利用FPGA實(shí)現(xiàn)
上傳時(shí)間： 2013-12-14
上傳用戶：lanhuaying
資源簡(jiǎn)介：數(shù)字電子技術(shù)電子教案 PPT格式
上傳時(shí)間： 2013-04-15
上傳用戶：eeworm
資源簡(jiǎn)介：這是用單片機(jī)實(shí)現(xiàn)的多功能數(shù)字鐘,通過8255擴(kuò)展端口,AD0809將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)進(jìn)行處理,可以比較精確的測(cè)出電壓值.
上傳時(shí)間： 2014-12-20
上傳用戶：gmh1314
資源簡(jiǎn)介：iic implementation,用Verilog實(shí)現(xiàn)了IIC標(biāo)準(zhǔn)協(xié)議的功能
上傳時(shí)間： 2015-10-19
上傳用戶：vodssv
資源簡(jiǎn)介：用Verilog實(shí)現(xiàn)的移位寄存器，可以實(shí)現(xiàn)左移、右移等功能
上傳時(shí)間： 2014-01-23
上傳用戶：520
資源簡(jiǎn)介：用Verilog實(shí)現(xiàn)的以太網(wǎng)接口!!!!!!!!!!!!!!!!!!
上傳時(shí)間： 2013-07-13
上傳用戶：LSPSL
資源簡(jiǎn)介：用Verilog實(shí)現(xiàn)的串口收發(fā)數(shù)據(jù)程序，已經(jīng)調(diào)試通過
上傳時(shí)間： 2013-08-21
上傳用戶：lixinxiang
資源簡(jiǎn)介：用Verilog實(shí)現(xiàn)基于FPGA的通用分頻器
上傳時(shí)間： 2013-08-30
上傳用戶：xingyuewubian
資源簡(jiǎn)介：用Verilog編寫的多功能數(shù)字鐘
上傳時(shí)間： 2015-02-25
上傳用戶：王者A
資源簡(jiǎn)介：用數(shù)據(jù)結(jié)構(gòu)實(shí)現(xiàn)基本算法 用C++實(shí)現(xiàn)任務(wù)分配功能
上傳時(shí)間： 2015-03-28
上傳用戶：wang0123456789
資源簡(jiǎn)介：本程序是用匯編語言實(shí)現(xiàn)數(shù)字時(shí)鐘功能的.通過修改8259中斷控制器的中斷屏蔽寄存器(21H號(hào)端口) 打開時(shí)間中斷, 實(shí)時(shí)中斷, 鍵盤中斷
上傳時(shí)間： 2015-03-31
上傳用戶：manking0408
資源簡(jiǎn)介：本程序是用c++實(shí)現(xiàn)的多功能文本編輯器，它除了可以實(shí)現(xiàn)一般文本的編輯功能，還增加了保存文檔a(save), 轉(zhuǎn)為大寫m(large),改為小寫k(small),復(fù)制段j(copy),中英文轉(zhuǎn)換t(language)等功能
上傳時(shí)間： 2013-12-23
上傳用戶：wuyuying
資源簡(jiǎn)介：包括式子計(jì)算和一般計(jì)算器功能。用棧實(shí)現(xiàn)式子計(jì)算功能
上傳時(shí)間： 2014-01-03
上傳用戶：225588
資源簡(jiǎn)介：用Verilog實(shí)現(xiàn)的四乘四鍵盤程序,在Quartus II上編譯通過并成功
上傳時(shí)間： 2015-05-13
上傳用戶：ruan2570406
資源簡(jiǎn)介：用VC++實(shí)現(xiàn)文件加密功能的源代碼,本代碼實(shí)現(xiàn)對(duì)文件的簡(jiǎn)單加密。
上傳時(shí)間： 2015-06-05
上傳用戶：2404
資源簡(jiǎn)介：此代碼是用Verilog實(shí)現(xiàn)的以太網(wǎng)接口,在此基礎(chǔ)上做修改,可以作為一般的以太網(wǎng)接口程序開發(fā).
上傳時(shí)間： 2014-01-20
上傳用戶：zhichenglu
資源簡(jiǎn)介：php編寫地FTP地程序模塊。里面比較詳細(xì)敘述了怎么用php實(shí)現(xiàn)ftp的功能。
上傳時(shí)間： 2013-12-16
上傳用戶：watch100
資源簡(jiǎn)介：用java實(shí)現(xiàn)的記事本功能，本文件為源代碼
上傳時(shí)間： 2014-01-22
上傳用戶：xiaohuanhuan
資源簡(jiǎn)介：用Verilog實(shí)現(xiàn)單片機(jī)計(jì)數(shù)器 用Verilog實(shí)現(xiàn)單片機(jī)計(jì)數(shù)器
上傳時(shí)間： 2013-12-21
上傳用戶：h886166
資源簡(jiǎn)介：用ATmega16實(shí)現(xiàn)的多功能帶音樂鬧鈴（老鼠愛大米）的數(shù)字時(shí)鐘，有3個(gè)功能鍵設(shè)置。具體功能為：秒表計(jì)時(shí)，鬧鈴音樂，時(shí)鐘，校時(shí)設(shè)置。可以學(xué)習(xí)狀態(tài)機(jī)的編程思想。
上傳時(shí)間： 2013-12-05
上傳用戶：jiahao131
資源簡(jiǎn)介：java版的公交搜索系統(tǒng),用java實(shí)現(xiàn)的搜索功能
上傳時(shí)間： 2015-08-17
上傳用戶：songyue1991
資源簡(jiǎn)介：用Verilog實(shí)現(xiàn)基于FPGA的通用分頻器
上傳時(shí)間： 2015-08-20
上傳用戶：songrui
資源簡(jiǎn)介：這是我下的一個(gè)用Verilog實(shí)現(xiàn)的除法代碼
上傳時(shí)間： 2015-10-01
上傳用戶：zhuoying119
資源簡(jiǎn)介：用Verilog實(shí)現(xiàn)rs232通信async_transmitter.v
上傳時(shí)間： 2013-12-17
上傳用戶：咔樂塢
資源簡(jiǎn)介：用Verilog實(shí)現(xiàn)rs232 receiveri
上傳時(shí)間： 2013-12-23
上傳用戶：bjgaofei
資源簡(jiǎn)介：用matlab實(shí)現(xiàn)音頻處理功能，兩個(gè)音頻文件模和相位互換，比較互換之后的音頻文件的效果
上傳時(shí)間： 2013-12-26
上傳用戶：haoxiyizhong
資源簡(jiǎn)介：這是一個(gè)用Verilog實(shí)現(xiàn)的除法器代碼。
上傳時(shí)間： 2013-12-28
上傳用戶：wmwai1314
資源簡(jiǎn)介：用Verilog實(shí)現(xiàn)QPSK中的差分,擾碼,串并,解差分,解擾碼,解串并,用MUXPLUS2進(jìn)行仿真
上傳時(shí)間： 2013-12-14
上傳用戶：nairui21
資源簡(jiǎn)介：用Verilog實(shí)現(xiàn)了一個(gè)數(shù)字秒表的設(shè)計(jì)
上傳時(shí)間： 2015-11-15
上傳用戶：小眼睛LSL
