Virtex-5, Spartan-DSP FPGAs Application Note
This application note demonstrates how efficient implementations of Digital Up Converters
(DUC) and Digital Down Converters (DDC) can be done by leveraging the Xilinx DSP IP
portfolio for increased productivity and reduced time to development. Step-by-step instruction is given on how to perform system-level trade off analysis and develop the most efficient FPGA implementation, thus allowing engineers a flexible, low-cost and low-power alternative to ASSP technologies.
資源簡(jiǎn)介:Virtex-5, Spartan-DSP FPGAs Application Note This Application note demonstrates how efficient implementations of Digital Up Converters(DUC) and Digital Down Converters (DDC) can be done by leveraging the Xilinx DSP IPportfolio for increased...
上傳時(shí)間: 2013-10-23
上傳用戶:raron1989
資源簡(jiǎn)介:Thumbs.db
上傳時(shí)間: 2013-05-17
上傳用戶:eeworm
資源簡(jiǎn)介:Virtex?-5 器件包括基于第二代高級(jí)硅片組合模塊 (ASMBL?) 列架構(gòu)的多平臺(tái) FPGA 系列。集成了為獲得最佳性能、更高集成度和更低功耗設(shè)計(jì)的若干新型架構(gòu)元件,Virtex-5 器件達(dá)到了比以往更高的系統(tǒng)性能水平。
上傳時(shí)間: 2013-10-29
上傳用戶:long14578
資源簡(jiǎn)介:? 由于Virtex-5 器件的基礎(chǔ)架構(gòu)與以往的FPGA 器件不同,因此,要為特定設(shè)計(jì)選擇合適的Virtex-5 器件并非易事。大多數(shù)情況下,設(shè)計(jì)應(yīng)采用類似的陣列大小(器件數(shù)量)并且比以前的目標(biāo)器件至少低一個(gè)速度級(jí)別(如從中速級(jí)別到慢速級(jí)別)。但是,這種建議對(duì)于...
上傳時(shí)間: 2013-10-18
上傳用戶:yuyizhixia
資源簡(jiǎn)介:The LogiCORE? GTP Wizard automates the task of creating HDL wrAppers to configure the high-speed serial GTP transceivers in Virtex?-5 LXT and SXT devices. The menu-driven interface allows one or more GTP transceivers to be configured usin...
上傳時(shí)間: 2013-10-23
上傳用戶:leyesome
資源簡(jiǎn)介:UG203-Virtex-5 PCB設(shè)計(jì)指南
上傳時(shí)間: 2014-01-23
上傳用戶:sc965382896
資源簡(jiǎn)介:UG190 Virtex-5 用戶指南
上傳時(shí)間: 2013-11-23
上傳用戶:1583060504
資源簡(jiǎn)介:Virtex?-5 器件包括基于第二代高級(jí)硅片組合模塊 (ASMBL?) 列架構(gòu)的多平臺(tái) FPGA 系列。集成了為獲得最佳性能、更高集成度和更低功耗設(shè)計(jì)的若干新型架構(gòu)元件,Virtex-5 器件達(dá)到了比以往更高的系統(tǒng)性能水平。
上傳時(shí)間: 2013-10-19
上傳用戶:giraffe
資源簡(jiǎn)介:? 由于Virtex-5 器件的基礎(chǔ)架構(gòu)與以往的FPGA 器件不同,因此,要為特定設(shè)計(jì)選擇合適的Virtex-5 器件并非易事。大多數(shù)情況下,設(shè)計(jì)應(yīng)采用類似的陣列大小(器件數(shù)量)并且比以前的目標(biāo)器件至少低一個(gè)速度級(jí)別(如從中速級(jí)別到慢速級(jí)別)。但是,這種建議對(duì)于...
上傳時(shí)間: 2013-11-02
上傳用戶:zhuyibin
資源簡(jiǎn)介:The LogiCORE? GTP Wizard automates the task of creating HDL wrAppers to configure the high-speed serial GTP transceivers in Virtex?-5 LXT and SXT devices. The menu-driven interface allows one or more GTP transceivers to be configured usin...
上傳時(shí)間: 2013-10-20
上傳用戶:dave520l
資源簡(jiǎn)介:UG203-Virtex-5 PCB設(shè)計(jì)指南
上傳時(shí)間: 2013-10-16
上傳用戶:helmos
資源簡(jiǎn)介:UG190 Virtex-5 用戶指南
上傳時(shí)間: 2015-01-02
上傳用戶:xiaohanhaowei
資源簡(jiǎn)介:XApP858 - 利用 Virtex-5 FPGA 實(shí)現(xiàn)的高性能 DDR2 SDRAM 接口數(shù)據(jù)采集 本應(yīng)用指南描述了用于實(shí)現(xiàn) 667 Mbps(333 MHz)高性能 DDR2 SDRAM 接口的控制器和數(shù)據(jù)采集的技巧。 本數(shù)據(jù)采集技巧使用了輸入串行器/解串器(ISERDES)和輸出串行器/解串器(OSERDES)的...
上傳時(shí)間: 2014-01-19
上傳用戶:sk5201314
資源簡(jiǎn)介:dsp學(xué)習(xí)的好材料對(duì)于初學(xué)者幫助很大學(xué)習(xí)5系列dsp效果很好
上傳時(shí)間: 2014-01-06
上傳用戶:stvnash
資源簡(jiǎn)介:Virtex™ -5 系列提供 FPGA 市場(chǎng)中最新最強(qiáng)大的功能。Virtex-5 系列采用第二代 ASMBL™ (高級(jí)硅片組合模塊)列式架構(gòu), 包含四種截然不同的平臺(tái)(子系列),比此前任何 FPGA 系列提供的選擇范圍都大。每種平臺(tái)都包含不同的功能配比,以滿 足諸多高級(jí)...
上傳時(shí)間: 2017-04-03
上傳用戶:myworkpost
資源簡(jiǎn)介:隨著現(xiàn)代DSP、FPGA等數(shù)字芯片的信號(hào)處理能力不斷提高,基于軟件無(wú)線電技術(shù)的現(xiàn)代通信與信息處理系統(tǒng)也得到了更為廣泛的應(yīng)用。軟件無(wú)線電的基本思想是以一個(gè)通用、標(biāo)準(zhǔn)、模塊化的硬件系統(tǒng)作為其應(yīng)用平臺(tái),把盡可能多的無(wú)線及個(gè)人通信和信號(hào)處理的功能用軟件來(lái)...
上傳時(shí)間: 2013-05-17
上傳用戶:wangchong
資源簡(jiǎn)介:現(xiàn)代社會(huì)信息量爆炸式增長(zhǎng),由于網(wǎng)絡(luò)、多媒體等新技術(shù)的發(fā)展,用戶對(duì)帶寬和速度的需求快速增加。并行傳輸技術(shù)由于時(shí)鐘抖動(dòng)和偏移,以及PCB布線的困難,使得傳輸速率的進(jìn)一步提升面臨設(shè)計(jì)的極限;而高速串行通信技術(shù)憑借其帶寬大、抗干擾性強(qiáng)和接口簡(jiǎn)單等優(yōu)勢(shì)...
上傳時(shí)間: 2013-04-24
上傳用戶:戀天使569
資源簡(jiǎn)介:? Consumer display Applications commonly use high-speed LVDS interfaces to transfer videodata. Spread-spectrum clocking can be used to address electromagnetic compatibility (EMC)issues within these consumer devices. This Application note...
上傳時(shí)間: 2014-12-28
上傳用戶:yan2267246
資源簡(jiǎn)介:? Consumer display Applications commonly use high-speed LVDS interfaces to transfer videodata. Spread-spectrum clocking can be used to address electromagnetic compatibility (EMC)issues within these consumer devices. This Application note...
上傳時(shí)間: 2013-11-01
上傳用戶:hjkhjk
資源簡(jiǎn)介:在FPGA系統(tǒng)設(shè)計(jì)中,要達(dá)到性能最大化需要平衡具有混合性能效率的元器件,包括邏輯構(gòu)造(fabric)、片上存儲(chǔ)器、DSP和I/O帶寬。在本文中,我將向你解釋怎樣能在追求更高系統(tǒng)級(jí)性能的過程中受益于Xilinx® 的Virtex™ -5 FPGA構(gòu)建模塊,特別是新的ExpressFa...
上傳時(shí)間: 2015-08-29
上傳用戶:thesk123
資源簡(jiǎn)介:Spartane-6 LXand LXT FPGAs are available in various speed grades, with -3 having the highest performance. The DC and AC electrical parameters of the Automotive XA Spartan-6 FPGAs and Defense-grade Spartan-6Q FPGAs devices are equivalent to ...
上傳時(shí)間: 2022-06-19
上傳用戶:
資源簡(jiǎn)介:由于傳統(tǒng)供電系統(tǒng)的固有缺陷,當(dāng)單臺(tái)電源供電時(shí),一旦發(fā)生故障可能導(dǎo)致整個(gè)系統(tǒng)癱瘓,造成不可估計(jì)的損失。逆變電源并聯(lián)技術(shù)是提高逆變電源運(yùn)行可靠性和擴(kuò)大供電容量的重要手段。并聯(lián)技術(shù)可以提高逆變電源的通用性和靈活性,使系統(tǒng)設(shè)計(jì)、安裝、組合更加方便,...
上傳時(shí)間: 2013-04-24
上傳用戶:1079836864
資源簡(jiǎn)介:隨著GPS(Global Positioning System)技術(shù)的不斷發(fā)展和成熟,其全球性、全天候、低成本等特點(diǎn)使得GPS接收機(jī)的用戶數(shù)量大幅度增加,應(yīng)用領(lǐng)域越來(lái)越廣。但由于定位過程中各種誤差源的存在,單機(jī)定位精度受到影響。目前常從兩個(gè)方面考慮減小誤差提高精度:①用高...
上傳時(shí)間: 2013-04-24
上傳用戶:二驅(qū)蚊器
資源簡(jiǎn)介:隨著數(shù)字電視全國(guó)范圍丌播時(shí)間表的臨近,數(shù)字電視技術(shù)得到很大發(fā)展,數(shù)字電視信號(hào)在信源基帶數(shù)據(jù)和信道傳輸?shù)确矫嬉呀?jīng)進(jìn)一步標(biāo)準(zhǔn)化,數(shù)字電視傳播途徑也越來(lái)越廣,在衛(wèi)星、地面及有線電視網(wǎng)中傳輸數(shù)字電視信號(hào)得到迅速發(fā)展。借著2008年奧運(yùn)的東風(fēng),數(shù)字電視領(lǐng)...
上傳時(shí)間: 2013-04-24
上傳用戶:jiangfire
資源簡(jiǎn)介: 第一章 序論……………………………………………………………6 1- 1 研究動(dòng)機(jī)…………………………………………………………..7 1- 2 專題目標(biāo)…………………………………………………………..8 1- 3 工作流程………………………………………...
上傳時(shí)間: 2013-10-14
上傳用戶:a471778
資源簡(jiǎn)介:單片機(jī)應(yīng)用技術(shù)選編(11) 目錄 ? 第一章 專題論述 1.1 3種嵌入式操作系統(tǒng)的分析與比較(2) 1.2 KEIL RTX51 TINY內(nèi)核的分析與應(yīng)用(8) 1.3 中間件技術(shù)及其發(fā)展展望(13) 1.4 嵌入式實(shí)時(shí)操作系統(tǒng)μC/OSⅡ的移植探討(19) 1.5 μC/OSⅡ的移植及其應(yīng)用系統(tǒng)開發(fā)(23) 1...
上傳時(shí)間: 2013-11-06
上傳用戶:569342831
資源簡(jiǎn)介:V5-AFX-FF1136-Schematics
上傳時(shí)間: 2013-10-29
上傳用戶:二十八號(hào)
資源簡(jiǎn)介:The exacting technological demands created byincreasing bandwidth requirements have given riseto significant advances in FPGA technology thatenable engineers to successfully incorporate highspeedI/O interfaces in their designs. One aspect o...
上傳時(shí)間: 2013-10-22
上傳用戶:1234xhb
資源簡(jiǎn)介:摘要:本文簡(jiǎn)要介紹了Xilinx最新的EDK9.1i和ISE9.1i等工具的設(shè)計(jì)使用流程,最終在采用65nm工藝級(jí)別的Xilinx Virtex-5 開發(fā)板ML505 上同時(shí)設(shè)計(jì)實(shí)現(xiàn)了支持TCP/IP 協(xié)議的10M/100M/1000M 的三態(tài)以太網(wǎng)和千兆光以太網(wǎng)的SOPC 系統(tǒng),并對(duì)涉及的關(guān)鍵技術(shù)進(jìn)行了說(shuō)明。關(guān)...
上傳時(shí)間: 2013-10-14
上傳用戶:sun_pro12580
資源簡(jiǎn)介:V5-AFX-FF1136-Schematics
上傳時(shí)間: 2013-10-20
上傳用戶:dengzb84